射频集成电路以及整合出射频集成电路的方法与流程

1.本公开涉及一种无线电收发器。


背景技术：

2.如图1a所示，无线电发射器100a包含能量放大器(power amplifier，pa)131以及发射天线111。能量放大器131将第一射频(radio frequency)信号x1放大为第二射频信号x2，且发射天线111将第二射频信号x2辐射至空气中。如图1b所示，无线电接收器100b包含接收天线121以及低噪声放大器(low-noise amplifier，lna)141。接收天线121自空气中提取第三射频信号x3，且低噪声放大器141将第三射频信号x3放大为第四射频信号x4。一无线电收发器包含一无线电发射器以及一无线电接收器，且可为双天线的实施例或单天线的实施例。在双天线的实施例中，一无线电收发器包含图1a中的无线电发射器100a与图1b中的无线电接收器100b的组合。在这种方式中，会有两个天线，其中一个天线是针对发射，另一个天线是针对接收。由于无线电发射器100a与无线电接收器100b是分开且可独立优化的，因此双天线的实施例较昂贵但可达到较佳的效能。在图1c所示的单天线的实施例中，无线电收发器100c包含能量放大器(pa)151、低噪声放大器(lan)161、共享网络171以及天线181。能量放大器151接收第五射频信号x5且将其放大为第六射频信号x6。低噪声放大器161接收第七射频信号x7且将其放大为第八射频信号x8。共享网络171作为天线181与能量放大器151之间的接口以及天线181与低噪声放大器161之间的接口。由于发射器与接收器并非分开且无法独立优化的，因此单天线的实施例较具成本效益但较难以设计。无线电收发器100c可运行两种双工方案：第一种方案是频域双工(frequency domain duplexing，fdd)，其中发射功能以及接收功能可同时启动，能量放大器151以及低噪声放大器161同时开启，但第五射频信号x5以及第八射频信号x8具有不同频率；第二种方案是时域双工(time domain duplexing，tdd)，其中发射功能以及接收功能并非同时启动，能量放大器151以及低噪声放大器161交替开启，但第五射频信号x5以及第八射频信号x8具有相同频率。本公开是时域双工方案。在发射功能启动的期间，能量放大器151开启，低噪声放大器161关闭，共享网络171将第六射频信号x6中继为天线181所辐射出的第九射频信号x9。在接收功能启动的期间，能量放大器151关闭，低噪声放大器161开启，且第九射频信号x9被天线181提取，而共享网络171将第九射频信号x9中继为第七射频信号x7。为了在发射功能有效时更有效地将第六射频信号x6中继为第九射频信号x9，共享网络171需有效地减轻低噪声放大器161的负载效应。同样地，为了在接收功能有效时更有效地将第九射频信号x9中继为第七射频信号x7，共享网络171需有效地减轻低能量放大器151的负载效应。
3.现今的无线电收发器仰赖高阶的整合且利用封装的射频集成电路(radio frequency integrated circuits，rfic)以降低成本以及减小尺寸，其中用以实现无线电收发功能的集成电路可被封装为焊接于印刷电路板上的电子元件。双天线实施例以及单天线实施例中的无线电收发器明显需要不同的印刷电路板。然而，若能在两实施例中都采用相同的封装集成电路，这将是令人期待的。
4.于此公开的为一个封装集成电路，其可用于双天线的实施例也可用于单天线的实施例。


技术实现要素：

5.在一实施例中，一种射频集成电路(rfic)包含一发射器、一接收器、一第一接垫、一第二接垫、一第一电感器、一第一连结线、一第二连结线以及一第三连结线。发射器整合于一晶粒上。发射器受一第一逻辑信号控制，且用以接收一待发射信号并于一第一内部节点输出一第一电压。接收器整合于晶粒上。接收器受第一逻辑信号以及一第二逻辑信号控制，且用以接收来自一第二内部节点的一第二电压并输出一接收信号。第一接垫、第二接垫以及第一电感器整合于晶粒上。第一接垫连接第一内部节点，第二接垫连接第二内部节点，且第一电感器横跨第一内部节点以及第二内部节点设置。第一连结线用以将第一接垫连结至一封装中的一第一接脚。第二连结线用以将第二接垫连结至封装中的一第二接脚。第三连结线用以将第一接垫连结至封装中的第二接脚。
6.在一实施例中，一射频集成电路(rfic)的方法包含：将一发射器整合于一晶粒上，其中发射器受一第一逻辑信号控制，且用以接收一待发射信号并于一第一内部节点输出一第一电压；将一接收器整合于晶粒上，其中接收器受第一逻辑信号以及一第二逻辑信号控制，且用以接收来自一第二内部节点的一第二电压并输出一接收信号；将一第一接垫、一第二接垫以及一第一电感器整合于晶粒上，其中第一接垫连接第一内部节点，第二接垫连接第二内部节点，且第一电感器横跨第一内部节点以及第二内部节点设置；利用一第一连结线将第一接垫连结至一封装中的一第一接脚；利用一第二连结线将第二接垫连结至封装中的一第二接脚；以及利用一第三连结线将第一接垫连结至封装中的第二接脚。
附图说明
7.为让本公开的上述和其他目的、特征、优点与实施例能够更明显易懂，附图的说明如下：
8.图1a示出一无线电发射器的功能方框图；
9.图1b示出一无线电接收器的功能方框图；
10.图1c示出一无线电收发器的功能方框图；
11.图2a是依照本公开的一实施例所示出的无线电收发器的第一种配置；
12.图2b是依照本公开的一实施例所示出的无线电收发器的第二种配置；
13.图2c是依照本公开的一实施例所示出的无线电收发器的第三种配置；
14.图3是依照本公开所示出的一射频集成电路的示意图；
15.图4示出一能量放大器的示意图；
16.图5示出一低噪声放大器的示意图；以及
17.图6是依照本公开所示出的一方法的流程图。
18.符号说明
19.100a：无线电发射器
20.100b：无线电接收器
21.100c：无线电收发器
22.111：发射天线
23.121：接收天线
24.131：能量放大器
25.141：低噪声放大器
26.151：能量放大器
27.161：低噪声放大器
28.171：共享网络
29.181：天线
30.210：第一种配置
31.211：印刷电路板
32.212：射频集成电路
33.213：传输线
34.214：天线
35.215：短路走线
36.220：第二种配置
37.221：印刷电路板
38.222：射频集成电路
39.223：传输线
40.224：天线
41.225：传输线
42.226：天线
43.227：板上元件
44.230：第三种配置
45.231：印刷电路板
46.232：射频集成电路
47.233：前端模块
48.234：天线
49.235：传输线
50.236：传输线
51.237：板上元件
52.238：传输线
53.300：射频集成电路
54.300p：封装
55.300d：晶粒
56.310：发射器
57.311：能量放大器
58.320：接收器
59.321：低噪声放大器
60.330：共享网络
61.331：第一接垫
62.332：第二接垫
63.400：能量放大器
64.411：晶体管
65.412：晶体管
66.421：晶体管
67.422：晶体管
68.431：晶体管
69.432：晶体管
70.500：低噪声放大器
71.511：晶体管
72.521：晶体管
73.531：晶体管
74.532：晶体管
75.600：方法
76.610,620,630,640,650,660：操作
77.x1：第一射频信号
78.x2：第二射频信号
79.x3：第三射频信号
80.x4：第四射频信号
81.x5：第五射频信号
82.x6：第六射频信号
83.x7：第七射频信号
84.x8：第八射频信号
85.x9：第九射频信号
86.p1：第一接脚
87.p2：第二接脚
88.a：双向接脚
89.t：输入接脚
90.r：输出接脚
91.txe：第一逻辑信号
92.txeb：反相信号
93.rxe：第二逻辑信号
94.rxeb：反相信号
[0095]vtx
：电压
[0096]vtx-：电压
[0097]vrx
：电压
[0098]vrx-：电压
[0099]va
：电压
[0100]va-：电压
[0101]vb
：放大信号
[0102]vdd1
：第一电源供应节点
[0103]vdd2
：第二电源供应节点
[0104]vss1
：第一地节点
[0105]vss2
：第二地节点
[0106]
t1：第一巴伦变压器
[0107]
t2：第二巴伦变压器
[0108]
n1：第一内部节点
[0109]
n2：第二内部节点
[0110]
n3：第三内部节点
[0111]v1
：第一电压
[0112]v2
：第二电压
[0113]
m1：第一匹配网络
[0114]
m2：第二匹配网络
[0115]
c1：第一电容
[0116]
s1：第一开关
[0117]
s2：第二开关
[0118]
l1：第一电感器
[0119]
l2：第二电感器
[0120]
l3：第三电感器
[0121]
w1：第一连结线
[0122]
w2：第二连结线
[0123]
w3：第三连结线
[0124]vc1
：栅极电压
[0125]vb1
：偏压
[0126]vc2
：栅极电压
[0127]vb2
：偏压
具体实施方式
[0128]
本公开针对一种无线电收发器。虽然说明书描述了本公开的多个被认为是实现本发明有利方式的实施例，但应当理解的是此发明可被以多种方式实现而不被以下所描述的特定例子所限制或不被这些特定例子中任何特征的实现方式所限制。在其他情况下，众所皆知的细节未被显示或描述以避免混淆。
[0129]
熟知本领域的人了解在本公开中所使用与微电子相关的字以及基本观念，例如“电压”、“电流”、“信号”、“电源供应”、“地”、“互补金属氧化物半导体(cmos)”、“n通道金属氧化物半导体(nmos)”、“p通道金属氧化物半导体(pmos)”、“电感器”、“电容器”、“巴伦变压器”、“反相器”、“放大器”、“共源共栅”、“共源放大器”、“差分”、“单端”、“逻辑信号”以及“开关”。这类的字会使用于微电子学的文章中，且相关的观念对熟知本领域的人是显而易见
的，因此不于此赘述。
[0130]
熟知本领域的人可识别电容符号、电感符号、巴伦变压器符号、且可识别金属氧化物半导体(mos)符号，包含pmos晶体管以及nmos晶体管，且可识别其“源极”、“栅极”以及“漏极”端。熟知本领域的人可读电路示意图，其包含例如电容器、电感器、nmos晶体管、pmos晶体管等等元件且不需要在示意图中赘示一元件是如何与其他元件连接的。
[0131]
本公开以工程角度公开。举例而言，关于变量x与y，当x被说等于y，代表x大约等于y，也就是x与y之间的差异小于一特定工程公差。当x被说为零，代表x大约等于零，也就是x小于一特定工程公差。当x被说实质上小于y，代表x相对于y是可以忽略的，也就是x与y之间的比例小于一工程公差且x相对于y是可以忽略的。
[0132]
主动电路是指包含适当偏压的nmos晶体管、pmos晶体管或两者以作为增益装置。主动电路必须自电源供应端接收电流且通过地端返还电流；主动装置在电源供应节点与地节点之间的能量域工作。地节点为电压大约为零但可能具有小高频波动的电路节点。电源供应节点为电压大约为电源供应电压但可能具有小高频波动的电路节点。
[0133]
在本公开中，v
dd1
标示第一电源供应节点，v
dd2
标示第二电源供应节点，v
ss1
标示第一地节点，v
ss2
标示第二地节点。在本公开中，依据对熟知本领域的人而言显而易见的上下文，v
dd1
有时是标示第一电源供应节点v
dd1
的电压位准。举例而言，很明显地，当v
dd1
被说是3.3伏特，是指第一电源供应节点v
dd1
的电压位准为3.3伏特。
[0134]
在本公开中，信号为具有可变位准的电压，可变位准携带信息且可随时间变化。信号于一时刻的位准代表信号在此时刻的状态。本公开中的字“电压”以及字“信号”是可以互换的，只要电压的位准是可变的，携带特定信息且可随时间变化。
[0135]
逻辑信号为具有两种状态的电压信号，两种状态为低位准状态以及高位准状态。低位准状态也被称作“0”状态，而高位准状态也被称作“1”状态。关于逻辑信号q，当我们说“q为高位准”或“q为低位准”，意思为“q处于高位准状态”或“q处于低位准状态”。同样地，当我们说“q为1”或“q为0”，意思为“q处于1状态”或“q处于0状态”。
[0136]
当逻辑信号处于高位准状态，代表其有效。当逻辑信号处于低位准状态，代表其无效。
[0137]
开关为具有两种可能状态的装置，两种状态为“导通”或“截止”。当开关处于“导通”状态代表其几乎为短路电路，当开关处于“截止”状态代表其几乎为开路电路。开关可利用nmos晶体管或pmos晶体管实现。当mos晶体管(无论nmos晶体管或pmos晶体管)被用以实现开关，其受控制信号控制，控制信号为施加于mos晶体管的栅极的逻辑信号。当控制信号为高位准，以nmos晶体管实现的开关处于“导通”状态，且当控制信号为低位准，以nmos晶体管实现的开关处于“截止”状态。当控制信号为低位准，以pmos晶体管实现的开关处于“导通”状态，且当控制信号为高位准，以pmos晶体管实现的开关处于“截止”状态。
[0138]
若第一逻辑信号与第二逻辑信号总是处于相反的状态，代表第一逻辑信号为第二逻辑信号的逻辑反相。也就是说，当第一逻辑信号为低位准时，第二逻辑信号为高位准；当第一逻辑信号为高位准时，第二逻辑信号为低位准。当第一逻辑信号为第二逻辑信号的逻辑反相时，代表第一第一逻辑信号与第二逻辑信号为互补。
[0139]
电路是晶体管、电阻器及/或以特定方式互连以实现特定功能的其他电子装置的集合。
[0140]
本发明的目的为提供一种射频集成电路(radio frequency integrated circuits，rfic)，其可用于不同配置的无线电收发器中。此射频集成电路具有多个接脚，射频集成电路通过这些接脚焊接在印刷电路板(printed circuit board)上。这些接脚包含标示为“p1”的第一接脚以及标示为“p2”的第二接脚。在图2a所示的第一种配置210中，射频集成电路212焊接在印刷电路板211上，其中第一接脚“p1”通过传输线213连接天线214，且第二接脚“p2”通过印刷电路板211上的短路走线215短路至第一接脚“p1”。这是一个单天线的无线电收发器配置，其中天线214运行为发射天线且运行为接收天线。在图2b所示的第二种配置220中，射频集成电路222焊接在印刷电路板221上，其中第一接脚“p1”通过传输线225连接天线226，第二接脚“p2”通过传输线223连接天线224，且第二接脚“p2”通过板上元件227耦接第一接脚“p1”。这是双天线的无线电收发器配置，其中天线226为发射天线且天线224为接收天线。在第三种配置中，包含一前端模块(frontend module，fem)，其中前端模块具有多个接脚，包含标示为“a”的双向接脚，标示为“t”的输入接脚，以及标示为“r”的输出接脚。如图2c所示，射频集成电路232焊接于印刷电路板231上，其中第一接脚“p1”通过传输线235连接至前端模块(fem)233的输入接脚“t”，第二接脚“p2”通过传输线236连接至前端模块223的输出接脚“r”，第一接脚“p1”通过板上元件237耦接至第二接脚“p2”，且前端模块233的双向接脚“a”通过传输线238连接至天线234。若前端模块233包含比射频集成电路232中电路效能更好的电路，这是一种效能比图2a中的配置210更好的单天线配置。实际上，可由无线电收发设计者插入额外的元件至配置210、220以及230的任一者中。举例而言，可插入包含有电感器、电容器或滤波模块的滤波电路至任一条传输线。
[0141]
射频集成电路212、222以及232为具有不同配置的相同射频集成电路。
[0142]
图3是依照本公开所示出的射频集成电路300的示意图。射频集成电路300可用以实现图2a中的射频集成电路212、图2b中的射频集成电路222以及图2c中的射频集成电路232。射频集成电路300包含连结到封装300p上的晶粒300d，封装300p包含多个连结线(包含第一连结线w1、第二连结线w2以及第三连结线w3)以及多个接脚(包含第一接脚“p1”以及第二接脚“p2”)。就功能而言，射频集成电路300可被区分为三个部分：发射器310、接收器320以及共享网络330。发射器310以及接收器320整合并制作于晶粒300d上，共享网络330包含制作于晶粒300d上的晶粒上元件(包含第一电感器l1、第一接脚331以及第二接脚332)以及封装内元件(第一连结线w1、第二连结线w2以及第三连结线w3)。射频集成电路300受第一逻辑信号txe以及第二逻辑信号rxe控制；当第一逻辑信号txe有效时，射频集成电路300处于发射模式，当第二逻辑信号rxe有效时，射频集成电路300处于接收模式。第一逻辑信号txe与第二逻辑信号rxe不会同时有效。
[0143]
发射器310依据横跨第一电源供应节点v
dd1
以及第一地节点v
ss1
的第一电源供应域运行，且用以接收待发射信号v
tx
(其实现为差分信号且包含两个电压v
tx
以及v
tx-)并根据第一逻辑信号txe于第一内部节点n1输出第一电压v1；当第一逻辑信号txe有效时发射器310为致能，否则为禁能。发射器310包含受第一逻辑信号txe控制的能量放大器(power amplifier，pa)311、第一巴伦变压器t1、以及包含有第一电容c1以及第一开关s1的第一匹配网络m1，其中第一开关s1受第一逻辑信号txe控制。当第一逻辑信号txe有效时，能量放大器311将待发射信号v
tx
放大，且输出第一放大信号va(其实现为差分信号且包含两电压v
a
以及v
a-)，第一放大信号va被第一巴伦变压器t1变压为第一电压v1，第一巴伦变压器t1的功能
有两个：差分-单端转换以及阻抗转换。第一匹配网络m1用以将第一内部节点n1分流至第一地节点v
ss1
且与第一巴伦变压器t1共同形成谐振网络以在第一逻辑信号txe有效时提高发射器310的增益。
[0144]
接收器320依据横跨第二电源供应节点v
dd2
以及第二地节点v
ss2
的第二电源供应域运行，且用以接收位于第二内部节点n2的第二电压v2，并根据第一逻辑信号txe以及第二逻辑信号rxe输出接收信号v
rx
(其实现为差分信号且包含两个电压v
rx
以及v
rx-)；当第二逻辑信号rxe有效时接收器320为致能，否则为禁能。接收器320包含受第一逻辑信号txe控制的第二匹配网络m2、受第二逻辑信号rxe控制的低噪声放大器(low-noise amplifier，lna)321、以及第二巴伦变压器t2。第二匹配网络m2包含用以将第二内部节点n2分流至第二地节点v
ss2
的第二电感器l2、用以将第二内部节点n2耦接至第三内部节点n3的第三电感器l3、以及根据第一逻辑信号txe分流第三内部节点n3的第二开关s2，且用以提供匹配第二内部节点n2与第三内部节点n3之间的阻抗以提供匹配增益，以使当第一逻辑信号txe无效时，位于第三内部节点n3的第三电压v3可大于位于第二内部节点n2的第二电压v2。当第二逻辑信号rxe有效时，低噪声放大器321将第三电压v3放大为第二放大信号vb，其通过第二巴伦变压器t2变压为接收信号v
rx
(其包含v
rx
以及v
rx-)，第二巴伦变压器t2的功能有两个：单端-差分转换以及阻抗转换。
[0145]
共享网络330包含晶粒上元件以及封装内元件的组合，晶粒上元件包含第一接垫331、第二接垫332、以及第一电感器l1，其皆制作于晶粒300d上。封装内元件包含第一连结线w1、第二连结线w2以及第三连结线w3，其皆为封装300p中的一部分。第一电感器l1横跨第一内部节点n1以及第二内部节点n2设置，第一接垫331连接至第一内部节n1，且第二接垫332连接至第二内部节n2。第一连结线w1将第一接垫331连结至第一接脚“p1”，第二连结线w2将第二接垫332连结至第二接脚“p2”，且第三连结线w3将第一接垫331连结至第二接脚“p2”。共享网络330作为发射器310与接收器320至印刷电路板的接口，射频集成电路300焊接于印刷电路板上。
[0146]
首先，考虑发射模式。当射频集成电路300处于发射模式时，共享网络330允许位于第一内部节点n1的第一电压v1有效地耦接至第一接脚“p1”。有三种耦接路径：第一种耦接路径为通过第一连结线w1直接耦接；第二种耦接路径为通过第三连结线w3以及板上元件(例如：图2a中的短路走线215、图2b中的板上元件227，或图2c中的板上元件237)间接耦接，该些板上元件将第二接脚“p2”耦接至第一接脚“p1”；第三耦接路径为通过第一电感器l1、第二连结线w2以及板上元件(例如：图2a中的短路走线215、图2b中的板上元件227，或图2c中的板上元件237)间接耦接，该些板上元件将第二接脚“p2”耦接至第一接脚“p1”。无论射频集成电路300采用哪种配置，由于第一耦接路径为直接耦接，因此第一耦接路径提供最强的耦合效果。第二耦接路径提供较弱的耦合效果，且耦合效果会与射频集成电路300的配置相关。第三耦接路径因为经由较多元件进行耦合且因为泄漏至接收器320的能量损失，因此第三耦接路径最弱。第三内部节点n3通过开关s2短路至第二内部节点v
ss2
，且第二电感器l2与第三电感器l3共同形成位于第二节点n2的分流电感，以与第二接垫332的寄生电容谐振，因此减轻泄漏至接收器320的能量损失。当射频集成电路300用以实现图2a中的第一种配置210中的射频集成电路212时，第一接脚“p1”通过短路走线215短路至第二接脚“p2”，第二耦接路径仍是相当可观的。当射频集成电路300用以实现图2b中的第二种配置220中的射频集
成电路222，会有因通过传输线223泄漏至天线224所造成的能量损失，且此能量损失会与板上元件227相关。在一实施例中，板上元件227为一电容，其阻抗大于天线224的阻抗两倍至四倍之间。当射频集成电路300用以实现图2c中的第三种配置230中的射频集成电路232时，会有因通过传输线236泄漏至前端模块236的接收接脚“r”所造成的能量损失，且此能量损失会与板上元件237相关。在一实施例中，板上元件237为一电容，其阻抗大于前端模块236的接收接脚“r”的阻抗两倍至四倍之间。
[0147]
现在，考虑接收模式。
[0148]
首先，射频集成电路300用以实现第一配置210中的射频集成电路212，其中短路走线215用以将第一接脚“p1”短路至第二接脚“p2”。共享网络330允许第一接脚“p1”能更有效地耦接至位于第二内部节点n2的第二电压v2。有三种耦接路径：第一种耦接路径为通过第二连结线w2的直接耦接路径；第二种耦接路径为通过第一连结线w1以及第一电感器l1的间接耦接路径；第三种耦接路径为通过第三连结线w3以及第一电感器l1的另一种间接耦接路径。由于第一种耦接路径为将第一接脚“p1”与第二接脚“p2”短路的直接耦接，因此第一耦接路径提供最强的耦合效果。第二耦接路径因为需要通过电感器l1耦接且因为泄漏至发射器310所造成的能量损失，因此第二耦接路径较弱。通过使第一逻辑信号txe无效，可减轻泄漏至发射器310所造成的能量损失，以有效关闭第一匹配网络m1且造成从第一接垫331看向发射器310的阻抗更具电感性且与第一接垫331的寄生电容更具谐振性。第三种耦接路径类似于第二种耦接路径，但由于第三连结线w3为交叉线且可能长于第二连结线w2，因此第三种耦接路径稍微较弱。
[0149]
接着，考虑射频集成电路300用以实现第二种配置220中的射频集成电路222，其中板上元件227用以将第一接脚“p1”耦接至第二接脚“p2”。共享网络330允许位于第二接脚“p2”的电压有效地耦接位于第二内部节点n2的第二电压v2。有三种耦接路径：第一种耦接路径为通过第二连结线w2的直接耦接路径；第二种耦接路径为通过第三连结线w3以及第一电感器l1的间接耦接路径；第三种耦接路径为通过板上元件227、第一连结线w1以及第一电感器l1的另一种间接耦接路径。由于第一种耦接路径为直接从第二接脚“p2”耦接至第二接垫332，因此第一耦接路径最强。第二耦接路径因为需通过第一电感器l1耦接且因为泄漏至发射器310以及天线226(通过第一连结线w1以及传输线225)的能量损失，因此第二耦接路径较弱。通过使第一逻辑信号txe无效，可减轻泄漏至发射器310所造成的能量损失，以有效关闭第一匹配网络m1且造成从第一接垫331看向发射器310的阻抗更具电感性且与第一接垫331的寄生电容更具谐振性。第三种耦接路径因为需通过板上元件227以及第一电感器l1耦接、通过第一连结线w1以及传输线225至天线226的能量损失、以及泄漏至发射器310的能量损失，因此第三种耦接路径最弱。从第二接脚“p2”至第二内部节点n2的总耦合为三种耦接路径的叠加。在一实施例中，板上元件227为一电容，其阻抗大于天线226的阻抗两倍至四倍之间。
[0150]
现在，考虑射频集成电路300用以实现第三种配置230中的射频集成电路223，其中板上元件237用以将第一接脚“p1”耦接至第二接脚“p2”。就射频集成电路300的功能而言，第三种配置230相同于第二种配置220，除了前端模块233的发射接脚“t”以及接收接脚“r”取代天线226以及天线224。任何在射频集成电路300实现第二种配置220中射频集成电路222的情况下所描述的耦合机制以及路径都适用在射频集成电路300实现第三种配置230中
的射频集成电路232的情况。
[0151]
在发射模式以及接收模式，共享网络330包含多个并联路径，各路径包含多个元件，其可依据感兴趣的频率范围设计，以提供高度的设计自由度。
[0152]
图4示出能量放大器400的示意图，其可用以实现图3中的能量放大器311。能量放大器400包含nmos晶体管411、412、421、422以及431与pmos晶体管432，nmos晶体管411与412相同且形成伪差分共源放大器对，nmos晶体管421与422为相同且形成共源共栅对。v
c1
标示nmos晶体管421以及422的栅极电压。v
b1
为高于nmos晶体管421以及422的阈值电压的一偏压。nmos晶体管431以及pmos晶体管432形成反相器。txeb标示第一逻辑信号txe的反相信号。当第一逻辑信号txe为有效(例如：高)时，反相信号txeb基于逻辑反相为低，且栅极电压v
c1
被pmos晶体管432拉高至偏压v
b1
，因而导通nmos晶体管421以及422且允许nmos晶体管411以及412放大电压v
tx
以及v
tx-且分别通过nmos晶体管421以及422输出电压v
a
以及v
a-。当第一逻辑信号txe为无效(例如：低)时，反相信号txeb基于逻辑反相为高，且栅极电压v
c1
被nmos晶体管431拉低至第一地节点v
ss1
，因而截止nmos晶体管421以及422且有效地关断nmos晶体管411以及412。由于能量放大器400在现有技术中为众所皆知的，故于此不再给出进一步的描述。
[0153]
图5示出低噪声放大器500的示意图，其可用以实现图3中的低噪声放大器321。低噪声放大器500包含：nmos晶体管511、521以及531与pmos晶体管532与电感器l4。nmos晶体管511运行为共源放大器，nmos晶体管521运行为共源共栅装置，电感器l4为nmos晶体管511提供源极衰退(source degeneration)。v
c2
标示nmos晶体管521的栅极电压。v
b2
为高于nmos晶体管521的阈值电压的一偏压。nmos晶体管531以及pmos晶体管532形成一反相器。rxeb标示第二逻辑信号rxe的反相信号。当第二逻辑信号rxe为有效(例如：高)时，反相信号rxeb基于逻辑反相为低，且栅极电压v
c2
被pmos晶体管532拉高至偏压v
b2
，因而导通nmos晶体管521且允许nmos晶体管511放大第二电压v2且通过nmos晶体管521输出放大信号vb。当第二逻辑信号rxe为无效(例如：低)时，反相信号rxeb基于逻辑反相为高，且栅极电压v
c2
被nmos晶体管531拉低至地(v
ss2
)，因而截止nmos晶体管521且有效地关断nmos晶体管511。由于低噪声放大器500在现有技术中为众所皆知的，故于此不再给出进一步的描述。
[0154]
一前端模块例如前端模块233整合了能量放大器、低噪声放大器以及双工电路，其通常为单掷双切(single pole double throw)开关。由于前端模块易从许多来源商获得且熟知本领域的人对其已有相当的理解，故于此不再进行详细描述。
[0155]
射频集成电路300的晶粒300d上有整合更多电路，包含用以产生待发射信号v
tx
的电路以及进一步处理接收信号v
rx
的电路。同样地，封装300p上有更多其余的接脚，晶粒300d上有更多其余的接垫，且更多其余的连结线用以将更多其余的接垫连结至更多其余的接脚以允许晶粒300d上电路与焊有射频集成电路300的印刷电路板连结。由于这些对于熟知本领域的人而言是显而易见的，因此不对细节进行描述以避免混淆。
[0156]
发射器310以及接收器320于不同能量域工作以降低经由电源供应节点或地节点的耦合。举例但非用以限制，v
dd1
为3.3伏特；v
dd2
为1.05伏特；封装300p为88个接脚的四方平面无引脚(quad flat no-lead，qfn)封装；第一连结线w1大约1.3毫米长；第二连结线w2大约1.3毫米长；第三连结线w3大约1.6毫米长；待发射信号v
tx
的频率相同于接收信号v
rx
的频率且介于4.9吉赫(ghz)至7.2吉赫；第一电感器l1为1纳亨(nh)；第二电感器l2为3.5纳亨；
第三电感器l3为1纳亨；且第一电容c1为300飞法(ff)。
[0157]
图6是依照本公开所示出的用以整合射频集成电路的方法600的流程图，包含：(操作610)将发射器整合于晶粒上，发射器受第一逻辑信号控制且用以接收待发射信号并于第一内部节点输出第一电压；(操作620)将接收器整合于晶粒上，接收器受第一逻辑信号以及第二逻辑信号控制且用以接收来自第二内部节点的第二电压并输出接收信号；(操作630)将第一接垫、第二接垫以及第一电感器整合于晶粒上，第一接垫连接至第一内部节点，第二接垫连接至第二内部节点，且第一电感器横跨第一内部节点以及第二内部节点设置；(操作640)利用第一连结线将第一接垫连结至封装的第一接脚；(操作650)利用第二连结线将第二接垫连结至封装的第二接脚；以及(操作660)利用第三连结线将第一接垫连结至封装的第二接脚。
[0158]
熟知本领域的人易观察到，在保留本公开的启示的情况下，可对装置以及方法进行许多修改以及变更。据此，上述公开内容不应仅被权利要求的界定所限制。