数据采集方法、装置及电子设备与流程

1.本发明涉及数据采集技术领域，具体涉及数据采集方法、装置及电子设备。


背景技术：

2.fpga在控制adc采集数据时，需要控制采样率，即采样周期，对应的采样时钟＝主时钟/分频系数。对于部分adc芯片，如ads1274，芯片的分频系数是确定的，要实现不同采样率，即芯片需要的不同的采样时钟，则需要fpga提供不同的主时钟；对于有的芯片，如ad7606，需直接提供采样时钟，可根据采样率需求自定义满足条件的主时钟和分频系数。总的来说，通过fpga控制adc实现不同的采样率，都需要产生一个与采样率对应的主时钟。
3.fpga可通过锁相环(phase locked loop，简称为pll)分频或倍频出不同的时钟，但是时钟数量有限，一般不超过5个，且时钟之间会相互影响，可能导致分出的时钟不准确且误差大。且时钟数量越多，越容易引起一系列时序问题，会影响fpga布局布线速度甚至会报错。总之，在需求的采样率数量多的设计中，产生多个时钟来满足需求是不现实的。基于此，在数据采集设备设计过程中，常用的多通道adc均只支持多通道同采样率，无法做到多通道采样率独立配置。fpga可将多通道相同采样率的数据采集后传至arm端，软件按通道抽取后得到需要的采样率。由于是多通道采集，且fpga自带存储资源有限，则上传的数据帧里是多个通道数据混合的。软件需要将一帧数据存储之后分出各通道数据，然后对特定通道数据做等间隔抽取。由于上传的数据利用率不是百分之百，特别是利用高采样率抽取实现较低采样率时，数据利用率低，不仅浪费fpga与arm之间的传输资源，也提高了软件cpu占用率，由软件抽取带来的延时降低了数据处理的实时性。


技术实现要素：

4.有鉴于此，本发明实施例提供了一种数据采集方法、装置及电子设备，以解决多个采样率所导致的误差较大以及多通道同采样率所导致的数据处理实时性的问题。
5.根据第一方面，本发明实施例提供了一种数据采集方法，包括：
6.获取各个通道对应的需求采样率；
7.基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；
8.基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；
9.控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。
10.本发明实施例提供的数据采集方法，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差，提高了效率；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，利用抽取后得到的采样数据就可以直接
进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
11.结合第一方面，在第一方面第一实施方式中，所述基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率，包括：
12.基于各个所述需求采样率之间的整数倍关系，对各个所述需求采样率进行分组，每个所述分组包括至少一个通道；
13.基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率。
14.本发明实施例提供的数据采集方法，利用各个需求采样率之间的整数倍关系对其进行分组，以确定出各个分组对应的关键采样率，即对于每组而言由一个关键采样率抽取得到多个需求采样率，减少了fpga配置adc采样率的次数，提高了芯片工作效率；也减少fpga内部分频时钟数量，极大地避免了fpga复杂的时序问题。
15.结合第一方面第一实施方式，在第一方面第二实施方式中，所述基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率，包括：
16.查询各个分组中最大的所述需求采样率；
17.将最大的所述需求采样率确定为所述分组对应的所述关键采样率。
18.本发明实施例提供的数据采集方法，当需求的采样率间能分成少有的几组带整数倍关系的组合的话，则可配置几个最大公倍数采样率就可满足设计需求，就不需要额外的dds信号发生器来产生采样时钟，则降低了设计成本。
19.结合第一方面，在第一方面第三实施方式中，所述关键采样率与对应的需求采样率之间为整数倍的关系，所述基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子，包括：
20.计算各个通道的所述关键采样率与对应的需求采样率的比值；
21.确定所述比值为所述数据抽取因子。
22.结合第一方面，在第一方面第四实施方式中，所述基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据，包括：
23.获取各个通道对应的采样结果；
24.基于所述数据抽取因子对所述采样结果进行抽取，并丢弃多余数据；
25.基于抽取结果确定对应的采样数据。
26.本发明实施例提供的数据采集方法，数据在抽取后再上传至处理器，提高了与处理器之间数据交互的效率；减少了处理器抽取带来的时间延时，提高了数据显示的实时性；降低了cpu占用率，从而一定程度上降低了硬件设计成本。
27.结合第一方面第四实施方式，在第一方面第五实施方式中，所述基于所述数据抽取因子对所述采样结果进行抽取，并丢弃多余数据，包括：
28.统计所述采样结果中采样数据的个数；
29.当统计的个数达到所述数据抽取因子时，将统计结果清零，保存当前采样数据并丢弃所述当前采样数据与上一次保存的采样数据之间的多余数据。
30.本发明实施例提供的数据采集方法，通过将多余数据丢弃仅保存与需求采样率对应的采样数据，在与处理器进行数据交互时，仅需要传输这部分采样数据而避免所有采样数据的传输，减少了数据传输量，保证了后续利用处理器进行数据处理的实时性。
31.根据第二方面，本发明实施例还提供了一种数据采集装置，包括：
32.获取模块，用于获取各个通道对应的需求采样率；
33.第一确定模块，用于基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；
34.第二确定模块，用于基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；
35.第三确定模块，用于控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。
36.本发明实施例提供的数据采集装置，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差，提高了效率；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
37.根据第三方面，本发明实施例提供了一种电子设备，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行第一方面或者第一方面的任意一种实施方式中所述的数据采集方法。
38.根据第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的数据采集方法。
39.根据第五方面，本发明实施例提供了一种数据采集系统，包括：
40.数据采集芯片，用于根据本发明第一方面，或第一方面任一项实施方式中所述的数据采集方法进行数据采集；
41.处理器，与所述数据采集芯片连接，所述数据采集芯片将所述各个通道对应的采样数据发送给所述处理器进行相应的处理。
42.本发明实施例提供的数据采集系统，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，处理器利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
附图说明
43.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1是根据本发明实施例中数据采样系统的结构框图；
45.图2是根据本发明实施例的数据采样系统的结构框图；
46.图3是根据本发明实施例的数据采样方法的流程图；
47.图4是根据本发明实施例的数据采样方法的流程图；
48.图5是根据本发明实施例的数据采样方法的流程图；
49.图6是根据本发明实施例的数据采样装置的结构框图；
50.图7是本发明实施例提供的电子设备的硬件结构示意图。
具体实施方式
51.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
52.本发明实施例提供了一种数据采样系统，如图1所示，该系统包括数据采集芯片10以及处理器20。其中，数据采集芯片10可以是fpha芯片，或其他数据采集芯片，在此对其具体形式并不做任何限定，具体可以根据实际需求进行设置。
53.数据采集芯片10中包括多个通道，各个通道采样得到对应的采样数据之后，将其发送给处理器20进行后续的处理。处理器20可以对接收到的采样数据进行数据分析，或者，对其进行数据处理等等，在此对处理器20对采样数据的具体处理方式并不做任何限定。
54.可选地，该数据采集系统还包括有adc芯片，用于对数据进行模数转换，得到数字量数据。再利用数据采集芯片10对转换后的数字量数据进行多通道采样，关于多通道采样的方式具体将在下文中进行详细描述。
55.本实施例提供的数据采集系统，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，处理器利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
56.作为本实施例的一个具体应用实例，数据处理芯片为fpga，处理器为arm处理器。基于此，如图2所示，该数据采集系统包括adc芯片、fpga以及arm处理器。fpga从实现功能上划分，包括adc模块、fifo缓存以及数据组帧。adc模块与adc芯片连接，用于实现多通道的数据采集；数组组帧之后发送给arm处理器进行后续处理。
57.根据本发明实施例，提供了一种数据采样方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
58.在本实施例中提供了一种数据采样方法，可用于上述的数据采集芯片中，如fpga中，图3是根据本发明实施例的数据采样方法的流程图，如图3所示，该流程包括如下步骤：
59.s11，获取各个通道对应的需求采样率。
60.各个通道对应的需求采样率是基于实际需求确定的，该需求采样率并不是各个通道所设置的采样率，而是通道对采样率的需求。具体地，在后续所确定的关键采样率的基础
上，结合对应的数据抽取因子，即可实现各个通道对应的需求采样率。
61.数据采集芯片可以是基于用户的输入获取到各个通道对应的需求采样率，也可以是从第三方设备获取到的，在此对需求采样率的获取方式并不做任何限定。各个通道均具有唯一的标识，即通道号，在获取到需求采样率之后，将需求采样率与通道号对应，即可获取到各个通道对应的需求采样率。
62.s12，基于各个需求采样率之间的倍数关系，确定至少一个关键采样率。
63.数据采集芯片在获取到各个通道对应的需求采样率之后，对所有的需求采样率进行数据分析，找出其之间的倍数关系。其中，该倍数关系可以是整数倍的关系，在进行倍数关系分析之后，可以对各个需求采样率进行分组，每组对应一个关键采样率，每组内的需求采样率之间是整数倍的关系。
64.该倍数关系也可以是非整数倍的关系，在进行倍数关系分析之后，可以结合信号发生器进行采样率的设置，这一点在本实施例中并不考虑。在发明实施例的描述中，以需求采样率之间的倍数关系为整数倍关系为例。
65.如上文所述，对需求采样率进行倍数关系的分析之后，若所有的需求采样率均具有同一公约数，则可以确定出一个关键采样率；若所有的需求采样率中某几个需求采样率具有同一公约数，另几个需求采样率具有另一公约数，则可以对所有的需求采样率进行分组，确定出至少两个关键采样率。其中，关键采样率的具体数量与分组的数量一致。
66.关于该步骤具体将在下文中进行详细描述。
67.s13，基于关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子。
68.采样率表示的是单位时间内所采集的数据的数量，采样率越高，所采集的数据的数量越多。如上文所述，关键采样率与对应的需求采样率之间为整数倍的关系，那么，就可以利用这两者之间的整数倍关系确定数据抽取因子。其中，数据抽取因子表示每隔n个数据抽取一个数据。
69.关于该步骤具体将在下文中进行详细描述。
70.s14，控制各个通道以对应的关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定各个通道对应的采样数据。
71.数据采集芯片在确定出各个通道对应的关键采样率之后，可以先为各个通道配置相应的关键采样率，再控制各个通道以对应的关键采样率进行数据采样，得到采样结果。由于关键采样率与对应的需求采样率之间存在相应的倍数关系，因此，利用上述s13中确定出的数据抽取因子对采样结果进行抽取，最终确定出各个通道对应的采样数据。
72.例如，数据采集芯片具有8个通道，在各个通道对应的需求采样率中找出其关键采样率，然后根据该关键采样率抽取得到对应的需求采样率。如8个通道分别需要的采样率如下表1所示：
73.表1 8通道需要的采样率
[0074][0075]
如表1所示，采样率1的各通道可由8通道的采样率公倍数200k等间隔抽取得到；同理，采样率2需配置128ksps，抽取因子即为采样率间的倍数值。
[0076]
在具体实现上，只需给ad7606芯片一个200khz的采样时钟，若fpga系统时钟为50mhz，那么经过250分频就可得到采样时钟。若是ads1274这类固定分频系数的芯片，比如选定high-speed模式，则芯片内部的分频系数为256，若实现128ksps，需要给芯片提供一个128k*256＝32.768mhz的时钟。
[0077]
本实施例提供的数据采集方法，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差，提高了效率；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
[0078]
在本实施例中提供了一种数据采样方法，可用于上述的数据采集芯片中，如fpga中，图4是根据本发明实施例的数据采样方法的流程图，如图4所示，该流程包括如下步骤：
[0079]
s21，获取各个通道对应的需求采样率。
[0080]
详细请参见图3所示实施例的s11，在此不再赘述。
[0081]
s22，基于各个需求采样率之间的倍数关系，确定至少一个关键采样率。
[0082]
具体地，上述s22包括：
[0083]
s221，基于各个需求采样率之间的整数倍关系，对各个需求采样率进行分组。
[0084]
其中，每个分组包括至少一个通道。
[0085]
数据采样芯片对需求采样率进行分析，划分出能够满足整数倍关系的需求采样率。由于需求采样率是通道是对应的，对需求采样率的分组也是对通道的分组。
[0086]
s222，基于分组结果中的需求采样率，确定各个分组对应的关键采样率。
[0087]
对各个需求采样率进行分组之后，得到多个分组，每组中包括至少一个通道。例如，划分得到3个组，每组内包括至少一个需求采样率，在这些需求采样率中确定出关键采样率。对于关键采样率的确定可以是在至少一个需求采样率中找出最大的需求采样率，将其作为关键采样率。
[0088]
在本实施例的一些可选实施方式中，上述s222可以包括：
[0089]
(1)查询各个分组中最大的需求采样率。
[0090]
(2)将最大的需求采样率确定为分组对应的关键采样率。
[0091]
数据采样芯片对各个分组中的需求采样率进行大小比较，确定每组中最大的需求
采样率，再将最大的需求采样率确定为该分组对应的关键采样率。
[0092]
当需求的采样率间能分成少有的几组带整数倍关系的组合的话，则可配置几个最大公倍数采样率就可满足设计需求，就不需要额外的dds信号发生器来产生采样时钟，则降低了设计成本。
[0093]
s23，基于关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子。
[0094]
具体地，上述s23包括：
[0095]
s231，计算各个通道的关键采样率与对应的需求采样率的比值。
[0096]
s232，确定比值为数据抽取因子。
[0097]
对于每个分组而言，在分组内确定出关键采样率，再计算关键采样率与各个需求采样率的比值，得到数据抽取因子。其中，数据抽取因子的作用是将关键采样率转换为需求采样率。
[0098]
s24，控制各个通道以对应的关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定各个通道对应的采样数据。
[0099]
详细请参见图3所示实施例的s14，在此不再赘述。
[0100]
本实施例提供的数据采集方法，利用各个需求采样率之间的整数倍关系对其进行分组，以确定出各个分组对应的关键采样率，即对于每组而言由一个关键采样率抽取得到多个需求采样率，减少了fpga配置adc采样率的次数，提高了芯片工作效率；也减少fpga内部分频时钟数量，极大地避免了fpga复杂的时序问题。
[0101]
在本实施例中提供了一种数据采样方法，可用于上述的数据采集芯片中，如fpga中，图5是根据本发明实施例的数据采样方法的流程图，如图5所示，该流程包括如下步骤：
[0102]
s31，获取各个通道对应的需求采样率。
[0103]
详细请参见图3所示实施例的s11，在此不再赘述。
[0104]
s32，基于各个需求采样率之间的倍数关系，确定至少一个关键采样率。
[0105]
详细请参见图4所示实施例的s22，在此不再赘述。
[0106]
s33，基于关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子。
[0107]
详细请参见图4所示实施例的s23，在此不再赘述。
[0108]
s34，控制各个通道以对应的关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定各个通道对应的采样数据。
[0109]
具体地，上述s34包括：
[0110]
s341，获取各个通道对应的采样结果。
[0111]
各个通道以对应的关键采样率进行各自的数据采样，得到采样结果。其中，各个通道采样的数据源不同，实现多通道同时采样。
[0112]
s342，基于数据抽取因子对采样结果进行抽取，并丢弃多余数据。
[0113]
各个通道对数据进行采样之后，得到各自对应的采样结果。数据采样芯片再利用各个通道对应的数据抽取因子对相应的采样结果进行数据抽取，仅保留抽取的数据，同时将其他的多余数据丢弃。
[0114]
在本实施例的一些可选实施方式中，上述s342可以包括：
[0115]
(1)统计采样结果中采样数据的个数。
[0116]
(2)当统计的个数达到数据抽取因子时，将统计结果清零，保存当前采样数据并丢弃当前采样数据与上一次保存的采样数据之间的多余数据。
[0117]
具体地，以通道1为例，其数据抽取因子为n。通道1利用关键采样率进行数据采样，得到采样结果。数据采样芯片对采样结果进行计数，统计所采集到的采样数据的个数，例如，从0开始计数，当计数到n时，保存当前采样数据，并将计数为0-计数为(n-1)之间认定为多余数据，将其丢弃。如此循环，即可得到通道1对应的采样数据。
[0118]
如图2所示，当确定某一通道的数据抽样因子(下文均用n表示)，使用循环计数器计采集数据的个数，当计数器值等于n时，取当前采样数据存入fifo。同理实现其他通道的采样率抽取。通过上述方法的抽取，即可实现单通道采样率独立功能，这样上传到arm端的均为有效数据，节省了fpga与arm之间的传输资源和简化了arm端的处理复杂度。fpga通过等间隔抽取，实现adc的多通道采样率可独立配置。
[0119]
通过将多余数据丢弃仅保存与需求采样率对应的采样数据，在与处理器进行数据交互时，仅需要传输这部分采样数据而避免所有采样数据的传输，减少了数据传输量，保证了后续利用处理器进行数据处理的实时性。
[0120]
s343，基于抽取结果确定对应的采样数据。
[0121]
数据采样芯片将抽取结果作为该通道对应的采样数据，所有通道的处理方式类似，进而可以得到各个通道对应的采样数据。
[0122]
本实施例提供的数据采集方法，数据在抽取后再上传至处理器，提高了与处理器之间数据交互的效率；减少了处理器抽取带来的时间延时，提高了数据显示的实时性；降低了cpu占用率，从而一定程度上降低了硬件设计成本。
[0123]
在本实施例中还提供了一种数据采集装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
[0124]
本实施例提供一种数据采集装置，如图6所示，包括：
[0125]
获取模块41，用于获取各个通道对应的需求采样率；
[0126]
第一确定模块42，用于基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；
[0127]
第二确定模块43，用于基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；
[0128]
第三确定模块44，用于控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。
[0129]
本实施例提供的数据采集装置，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差，提高了效率；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
[0130]
本实施例中的数据采集装置是以功能单元的形式来呈现，这里的单元是指asic电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
[0131]
上述各个模块的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
[0132]
本发明实施例还提供一种电子设备，具有上述图6所示的数据采集装置。
[0133]
请参阅图7，图7是本发明可选实施例提供的一种电子设备的结构示意图，如图7所示，该电子设备可以包括：至少一个处理器51，例如cpu(central processing unit，中央处理器)，至少一个通信接口53，存储器54，至少一个通信总线52。其中，通信总线52用于实现这些组件之间的连接通信。其中，通信接口53可以包括显示屏(display)、键盘(keyboard)，可选通信接口53还可以包括标准的有线接口、无线接口。存储器54可以是高速ram存储器(random access memory，易挥发性随机存取存储器)，也可以是非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。存储器54可选的还可以是至少一个位于远离前述处理器51的存储装置。其中处理器51可以结合图6所描述的装置，存储器54中存储应用程序，且处理器51调用存储器54中存储的程序代码，以用于执行上述任一方法步骤。
[0134]
其中，通信总线52可以是外设部件互连标准(peripheral component interconnect，简称pci)总线或扩展工业标准结构(extended industry standard architecture，简称eisa)总线等。通信总线52可以分为地址总线、数据总线、控制总线等。为便于表示，图7中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
[0135]
其中，存储器54可以包括易失性存储器(英文：volatile memory)，例如随机存取存储器(英文：random-access memory，缩写：ram)；存储器也可以包括非易失性存储器(英文：non-volatile memory)，例如快闪存储器(英文：flash memory)，硬盘(英文：hard disk drive，缩写：hdd)或固态硬盘(英文：solid-state drive，缩写：ssd)；存储器54还可以包括上述种类的存储器的组合。
[0136]
其中，处理器51可以是中央处理器(英文：central processing unit，缩写：cpu)，网络处理器(英文：network processor，缩写：np)或者cpu和np的组合。
[0137]
其中，处理器51还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(英文：application-specific integrated circuit，缩写：asic)，可编程逻辑器件(英文：programmable logic device，缩写：pld)或其组合。上述pld可以是复杂可编程逻辑器件(英文：complex programmable logic device，缩写：cpld)，现场可编程逻辑门阵列(英文：field-programmable gate array，缩写：fpga)，通用阵列逻辑(英文：generic array logic,缩写：gal)或其任意组合。
[0138]
可选地，存储器54还用于存储程序指令。处理器51可以调用程序指令，实现如本技术任一实施例中所示的数据采集方法。
[0139]
本发明实施例还提供了一种非暂态计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的数据采集方法。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(read-only memory，rom)、随机存储记忆体(random access memory，ram)、快闪存储器(flash memory)、硬盘(hard disk drive，缩写：hdd)或固态硬盘(solid-state drive，ssd)等；所述存储介质还可以包括上述种类的存储器的组合。
[0140]
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。