集成电路的设计方法、设计设备及计算机存储介质与流程

1.本公开涉及集成电路设计领域，尤其涉及一种集成电路的设计方法、设计设备及计算机存储介质。


背景技术：

2.三维(three dimension，3d)集成电路是将多层芯片依次层叠并通过导电通孔电连接的一种新型封装形式，其可以有效减少芯片之间的互连功耗和互连延迟，可以更好的实现器件的小型化、多样化。
3.然而，3d集成电路内的热传导效率不高，芯片产生的热量无法及时排出，严重影响芯片的正常工作。


技术实现要素：

4.有鉴于此，本公开实施例为解决背景技术中存在的至少一个问题而提供一种半导体结构及其制造方法。
5.本公开的技术方案是这样实现的：
6.本公开实施例提供了一种集成电路的设计方法，包括：
7.获取待设计集成电路的版图，所述版图包括：衬底以及位于所述衬底内的多个标准单元，位于所述衬底上方且用于电连接所述多个标准单元的中间金属层，及贯穿所述衬底的导电通孔；
8.在所述版图中抓取至少一个第一区域，所述第一区域内不含所述标准单元和所述导电通孔；
9.在所述至少一个第一区域内抓取目标区域，所述目标区域内不含所述中间金属层，且所述目标区域位于所述第一区域的中央位置处；
10.在所述目标区域内放置导热通孔。
11.上述方案中，所述第一区域的形状包括正方形；所述目标区域的形状包括正方形。
12.上述方案中，所述第一区域的边长在22微米至30微米之间；所述目标区域的边长在4.5微米至10微米之间。
13.上述方案中，在所述目标区域内放置导热通孔之后，所述方法还包括：对所述导热通孔与所述导电通孔进行设计规则检查。
14.上述方案中，所述版图还包括：顶层金属层，所述目标区域内包含所述顶层金属层；
15.在所述目标区域内放置导热通孔，包括：
16.获取所述目标区域的所述顶层金属层的网络属性；
17.在所述目标区域内添加与所述顶层金属层的网络属性相同的导热通孔，所述导热通孔的顶表面至少部分与所述顶层金属层接触。
18.上述方案中，所述版图还包括至少一个焊盘，所述焊盘位于所述衬底的下表面；在
所述目标区域内放置导热通孔之后，所述方法还包括：
19.将所述导热通孔电连接到与所述导热通孔具有相同网络属性的焊盘。
20.上述方案中，所述版图还包括物理单元；在所述目标区域内放置导热通孔之后，所述方法还包括：
21.将所述版图中与所述导热通孔重叠的所述物理单元移除，并在不与所述导热通孔重叠的其他区域重新添加所述物理单元。
22.上述方案中，所述方法还包括：对添加有导热通孔的版图进行设计规则检查；对添加有导热通孔的版图以及与其相应的电路图进行一致性检查。
23.本公开实施例还提供了一种用于集成电路的设计设备，包括：存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任一所述的设计方法。
24.本公开实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一所述的设计方法。
25.本公开实施例提供的集成电路的设计方法、设计设备及计算机存储介质，其中，所述设计方法包括：获取待设计集成电路的版图，所述版图包括：衬底以及位于所述衬底内的多个标准单元，位于所述衬底上方且用于电连接所述多个标准单元的中间金属层，及贯穿所述衬底的导电通孔；在所述版图中抓取至少一个第一区域，所述第一区域内不含所述标准单元和所述导电通孔；在所述至少一个第一区域内抓取目标区域，所述目标区域内不含所述中间金属层，且所述目标区域位于所述第一区域的中央位置处；在所述目标区域内放置导热通孔。所述导热通孔为所述集成电路提供额外的散热通道，从而提高所述集成电路整体的导热系数，提高所述集成电路的散热性能。此外，所述导热通孔放置在无所述标准单元、所述导电通孔以及所述中间金属层的区域，不会对所述待设计集成电路的已有设计造成任何不利影响。
26.本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
27.为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1为示例性3d集成电路的示意图；
29.图2为本公开实施例提供的一种集成电路的设计方法的流程框图；
30.图3a、图4a、图5a、图6a为本公开实施例提供的集成电路的设计方法中各步骤的版图示意图；图3b、图4b、图5b、图6b分别为图3a、图4a、图5a、图6a沿线a-a'截取的剖面结构示意图；
31.图7为本公开实施例提供的设计设备的结构示意图；
32.图8为本公开实施例提供的计算机可读存储介质结构示意图。
具体实施方式
33.下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
34.在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
35.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
36.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
37.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
38.在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
39.图1为示例性3d集成电路的示意图，如图所述，所述3d集成电路包括封装衬底10、位于所述封装衬底10上的基板12、位于所述基板12上的第一芯片14、以及位于所述第一芯片14上的第二芯片16；其中，所述基板12与所述封装衬底10之间由第一凸块11电连接，所述第一芯片14与所述基板12通过第二凸块13电连接，所述第二芯片16与所述第一芯片14通过键合层15键合。
40.封装衬底10在平行于其表面的方向上的导热系数在25-35w/m
·
k之间，而在垂直
于其表面的方向上的导热系数在0.2-0.5w/m
·
k之间；基板12在平行于其表面的方向上的导热系数在40-50w/m
·
k之间，而在垂直于其表面的方向上的导热系数在5-7w/m
·
k之间；第一凸块11的导热系数在380-420w/m
·
k之间；第二凸块13的导热系数在380-420w/m
·
k之间；键合层15的导热系数在100-120w/m
·
k之间。
41.所述第一芯片14包括衬底141、位于所述衬底141表面的器件层142、位于所述器件层142上的互连层143以及贯穿所述衬底141和所述器件层142的导电通孔144。导电通孔144将衬底141和器件层142的导热系数由0.18-0.21w/m
·
k提升至3-5w/m
·
k，互连层143的导热系数在100-120w/m
·
k之间。
42.所述第二芯片16包括衬底161、位于所述衬底161表面的器件层162以及位于所述器件层162表面的互连层163。具体的，所述第二芯片16的互连层163与所述第一芯片14的所述互连层143通过键合层15键合。衬底161和器件层162的导热系数在0.18-0.21w/m
·
k之间，互连层163的导热系数在100-120w/m
·
k之间。
43.图1所示的3d集成电路在正常工作时，第一芯片14和第二芯片16会产生大量的热量。由于所述第一芯片14的衬底141和器件层142、以及第二芯片16的衬底161和器件层162的导热系数较小，使得所述3d集成电路向上或者向下的散热通道的热阻都比较大，热量无法快速的排出。这会极大的影响第一芯片14和第二芯片16正常工作时的散热，从而影响第一芯片14和第二芯片16的性能。
44.基于此，本公开实施例提供了一种集成电路的设计方法，具体请参见图2，如图所示，所述方法包括以下步骤：
45.步骤201、获取待设计集成电路的版图，所述版图包括：衬底以及位于所述衬底内的多个标准单元，位于所述衬底上方且用于电连接所述多个标准单元的中间金属层，及贯穿所述衬底的导电通孔；
46.步骤202、在所述版图中抓取至少一个第一区域，所述第一区域内不含所述标准单元和所述导电通孔；
47.步骤203、在所述至少一个第一区域内抓取目标区域，所述目标区域内不含所述中间金属层，且所述目标区域位于所述第一区域的中央位置处；
48.步骤204、在所述目标区域内放置导热通孔。
49.本公开实施例提供的集成电路的设计方法，通过在目标区域放置导热通孔，为所述集成电路提供额外的散热通道，从而提高所述集成电路整体的导热系数，提高所述集成电路的散热性能。此外，所述导热通孔放置在无所述标准单元、所述导电通孔以及所述中间金属层的区域，不会对所述待设计集成电路的已有设计造成任何不利影响。
50.图3a、图4a、图5a、图6a为本公开实施例提供的集成电路的设计方法中各步骤的版图示意图；图3b、图4b、图5b、图6b分别为图3a、图4a、图5a、图6a沿线a-a'截取的剖面结构示意图。以下结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。
51.首先，请参考图3a、图3b；执行步骤201，获取待设计集成电路的版图，所述版图包括：衬底30以及位于所述衬底30内的多个标准单元32，位于所述衬底30上方且用于电连接所述多个标准单元32的中间金属层m1、m2、m3，及贯穿所述衬底30的导电通孔31。
52.这里，所述待设计集成电路的版图包括已经完成后端设计的集成电路的版图；所述待设计集成电路包括3d集成电路。
53.所述衬底可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(si)衬底、锗(ge)衬底)、至少一个iii-v化合物半导体材料、至少一个ii-vi化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述衬底为硅(si)衬底。
54.所述导电通孔可以是硅通孔；在一个具体的实施例中，所述导电通孔可以为背面贯穿衬底导通孔。
55.需要说明的是，为了使附图更加清楚简要，在图3a、图3b中仅示出一个标准单元及一个导电通孔，但在实际的版图设计中，所述标准单元和所述导电通孔的数量可以为多个。
56.在一实施例中，所述版图还包括：顶层金属层tm1，所述顶层金属层tm1位于所述中间金属层m1、m2、m3上。在一更具体的实施例中，所述版图还包括位于所述顶层金属层tm1和所述中间金属层m1、m2、m3之间的次顶层金属层tm2。在实际工艺中，所述顶层金属层tm1和所述次顶层金属层tm2相对所述中间金属层m1、m2、m3具有更厚的厚度，所述顶层金属层tm1和所述次顶层金属层tm2的材料包括铝。
57.更具体的，所述版图还包括用于连接相邻两层所述中间金属层m1、m2、m3、所述顶层金属层tm1和所述次顶层金属层tm2的接触插塞v1、v2、v3、v4，所述中间金属层m1、m2、m3、所述次顶层金属层tm2、所述顶层金属层tm1与所述接触插塞v1、v2、v3、v4沿垂直所述衬底30的方向交替分布，如图3b所示。
58.在实际工艺中，所述集成电路还包括介质层35，所述介质层35包覆所述中间金属层m1、m2、m3、所述次顶层金属层tm2、所述顶层金属层tm1与所述接触插塞v1、v2、v3、v4。
59.需要说明的是，所述中间金属层的层数可以更多或更少。具体来说，所述中间金属层的层数和所述接触插塞的个数不限于图3b所示，所述中间金属层的层数和所述接触插塞的数量可以更多或更少。
60.所述导电通孔31包括贯穿所述衬底30的通孔(未标识)以及位于所述通孔(未标识)内的导电材料；所述导电材料包括但不限于铝；所述导电通孔31起着传导电信号的作用。
61.如图3b所示，所述导电通孔31的上表面与所述中间金属层m1接触连接，如此，电信号可以通过所述导电通孔31传导至所述标准单元32。可以理解的是，该导电通孔31不限于与所述中间金属层m1连接，其还可以与其他金属层，如中间金属层m2、中间金属层m3、次顶层金属层tm2、顶层金属层tm1连接。
62.在一实施例中，所述版图还包括物理单元33，所述物理单元33位于所述衬底30或所述介质层35中。
63.这里，所述物理单元包括仅具有物理信息而没有时序信息或逻辑信息的单元，以及具有电源和接地引脚而没有信号引脚的单元，例如，焊盘单元、去耦电容器单元。
64.在一实施例中，所述版图还包括至少一个焊盘34，所述焊盘34位于所述衬底30的下表面。在一具体实施例中，所述导电通孔31的下表面与所述焊盘34接触连接。
65.接下来，请参考图4a、图4b；执行步骤202，在所述版图中抓取至少一个第一区域36，所述第一区域36内不含所述标准单元32和所述导电通孔31。
66.该步骤是在待设计的集成电路的版图中抓取不含标准单元和导电通孔的第一区域，后续将在符合特定条件的所述第一区域的中央位置放置导热通孔。通常来讲，设计人员在设计穿过衬底的通孔，如本公开实施例中的导电通孔和导热通孔时，会在所述通孔周围预留一个区域，该区域内不设置标准单元或其他通孔，该区域也被称作禁区。可以理解的是，所述第一区域至少可以容纳后续布置的导热通孔以及位于所述导热通孔周围的禁区。换句话说，在平行于衬底的方向上，后续布置的导热通孔的边界与所述第一区域的边界之间具有间隔，该间隔的宽度大于或等于所述后续布置的导热通孔的禁区的宽度。在一实施例中，所述第一区域的形状为正方形。在一具体的实施例中，所述第一区域的边长的范围在22微米至30微米之间，例如24微米至28微米之间。但不限于此，所述第一区域还可以是其他形状，如圆形。当所述第一区域的形状为圆形时，所述第一区域的直径在22微米至30微米之间。
67.在实际抓取过程中，可以同时在所述版图中抓取多个第一区域或者依次在所述版图中抓取多个第一区域。换句话说，多个第一区域可以是在同一时刻抓取的，也可以在不同的时刻分别抓取。所述多个第一区域可以彼此互不重叠，也可能存在两个或多个第一区域部分重叠的情况。当出现两个或多个第一区域出现部分重叠的情况时，应考虑两个部分重叠的第一区域之间的中心距离与预设最小距离之间的关系，所述预设最小距离是指两个第一区域可以靠的最近的距离，其具体数值等于后续设置的导热通孔的宽度和所述导热通孔周围的禁区的宽度之和。若两个部分重叠的第一区域的中心距离大于或等于所述预设最小距离，则两个部分重叠的第一区域都可以保留；若两个部分重叠的第一区域小于所述预设最小距离，则删除两个部分重叠的第一区域中任意一个。如此，可以使得后续相邻设置的导热通孔不会出现在对方禁区中。
68.接下来，参考图5a、图5b；执行步骤203，在所述至少一个第一区域36内抓取目标区域37，所述目标区域内不含所述中间金属层m1、m2、m3，且所述目标区域37位于所述第一区域36的中央位置处。
69.在一实施例中，所述目标区域37的形状包括正方形。在一更具体的实施例中，所述目标区域37的边长在4.5微米至10微米之间。但不限于此，所述目标区域的形状还可以是圆形，所述圆形的直径在4.5微米至10微米之间。
70.在一实施例中，所述目标区域37不含所述次顶层金属层tm2。换句话说，所述目标区域37中无所述中间金属层m1、m2、m3、所述次顶层金属层tm2的绕线。
71.最后，参考图6a、图6b；执行步骤204，在所述目标区域37内放置导热通孔38。
72.具体的，所述导热通孔38的特征尺寸与所述目标区域37的特征尺寸相同。但不限于此，所述导热通孔38的特征尺寸也可以小于所述目标区域37的特征尺寸。
73.在一实施例中，所述目标区域37内包含顶层金属层tm1，在所述目标区域37内放置导热通孔38，包括：
74.获取所述目标区域37的所述顶层金属层tm1的网络属性；
75.在所述目标区域37内添加与所述顶层金属层tm1的网络属性相同的导热通孔38，所述导热通孔38的顶表面至少部分与所述顶层金属层tm1接触，如此，所述导热通孔除了可以作为散热通道使用外，还可以传导电信号。
76.这里，网络属性可以指传输的电信号的类型，如vdd或接地。在实际的设计过程中，
若所述目标区域内包含顶层金属层，则应先判断所述顶层金属层的网络属性，然后在所述目标区域内放置与所述顶层金属层的网络属性相同的导热通孔。可以理解的是，应尽量使所述导热通孔的上表面与所述顶层金属层完全接触，如此，可以获得较好的散热效果及电信号传输效果。在一个具体的实施例中，所述导热通孔的上表面被所述顶层金属层完全覆盖。
77.在一实施例中，在所述目标区域37内放置导热通孔38之后，所述方法还包括：
78.将所述导热通孔38电连接到与所述导热通孔38具有相同网络属性的焊盘34。如此，所述导热通孔38可以将电信号从所述焊盘34传输至集成电路内部，或者将电信号从集成电路的内部传输至所述焊盘34。
79.在一实施例中，在所述目标区域37内放置导热通孔38之后，所述方法还包括：
80.将所述版图中与所述导热通孔38重叠的所述物理单元33移除，并在不与所述导热通孔38重叠的其他区域重新添加所述物理单元33。
81.在一实施例中，在所述目标区域内放置导热通孔38之后，所述方法还包括：对添加有导热通孔的版图进行设计规则检查；对添加有导热通孔的版图以及与其相应的电路图进行一致性检查。
82.这里，所述设计规则检查(design rule check，drc)是对所述添加有导热通孔的版图中的各层物理图形进行设计规则检查，它也包括天线效应的检查，以确保集成电路正常流片；对所述添加有导热通孔的版图以及与其相应的电路图进行一致性检查是指版图对比电路(layout versus schematic，lvs)检查，主要是将所述添加有导热通孔的版图和电路网表进行比较，来保证流片后的集成电路的版图电路和实际需要的电路一致。一般使用电子设计自动化(electronic design automation，eda)工具进行drc和lvs的检查。
83.在经过drc和lvs的检查后，所述添加有导热通孔的版图可以进入流片环节。需要关注的是，流片后得到的集成电路的散热性能将得到很大的提升。以图1中3d集成电路为例进行说明，所述第一芯片内非物理单元的标准单元的芯片占有率为60％，导电通孔的芯片占有率为5％，可添加导热通孔的区域的芯片占有率为20％，在所述可添加导热通孔的区域内设置导热通孔，则所述第一芯片内通孔的占有率提升至25％，所述第一芯片的衬底和器件层的导热系数从3-5w/m
·
k增加至15-25w/m.k，使得所述3d集成电路的向下的热阻明显减小。需要说明的是，本公开实施例中公开的集成电路的设计方法不仅适用于图1中的3d集成电路，还可以适用于任何有提升散热需求的其他集成电路。
84.可以看出，本公开实施例披露的集成电路的设计方法，可以在集成电路的设计环节，在不影响已有设计的前提下，在集成电路中添加导热通孔，提高所述集成电路整体的导热系数，从而提高所述集成电路的散热性能。
85.本公开实施例还提供了一种用于集成电路的设计设备，如图7所示，包括：存储器42、处理器41以及存储在所述存储器42上并可在所述处理器41上运行的计算机程序43，所述处理器41执行所述计算机程序43时实现上述各实施例提供的一种集成电路的设计方法，如：获取待设计集成电路的版图，所述版图包括：衬底以及位于所述衬底内的多个标准单元，位于所述衬底上方且用于电连接所述多个标准单元的中间金属层，及贯穿所述衬底的导电通孔；在所述版图中抓取至少一个第一区域，所述第一区域内不含所述标准单元和所述导电通孔；在所述至少一个第一区域内抓取目标区域，所述目标区域内不含所述中间金
属层，且所述目标区域位于所述第一区域的中央位置处；在所述目标区域内放置导热通孔。
86.本公开实施例还提供了一种计算机可读存储介质，如图8所示，所述计算机可读存储介质上存储有计算机程序40，所述计算机程序40被处理器执行时实现上述各实施例提供的一种集成电路的设计方法，如：获取待设计集成电路的版图，所述版图包括：衬底以及位于所述衬底内的多个标准单元，位于所述衬底上方且用于电连接所述多个标准单元的中间金属层，及贯穿所述衬底的导电通孔；在所述版图中抓取至少一个第一区域，所述第一区域内不含所述标准单元和所述导电通孔；在所述至少一个第一区域内抓取目标区域，所述目标区域内不含所述中间金属层，且所述目标区域位于所述第一区域的中央位置处；在所述目标区域内放置导热通孔。
87.应当说明的是，本领域技术人员能够对上述步骤顺序进行变换而并不离开本公开的保护范围以上所述，仅为本公开的可选实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。