三维存储器器件以及用于形成所述三维存储器器件的方法与流程

技术特征：
1.一种三维(3d)存储器器件，包括：第一堆叠体结构，所述第一堆叠体结构包括交错的第一导电层和第一电介质层；第一沟道结构，所述第一沟道结构沿第一方向延伸穿过所述第一堆叠体结构，所述第一沟道结构包括第一半导体沟道以及所述第一半导体沟道上方的第一存储器膜，并且所述第一存储器膜包括第一存储层；第二堆叠体结构，所述第二堆叠体结构包括交错的第二导电层和所述第一堆叠体结构上方形成的第二电介质层；以及第二沟道结构，所述第二沟道结构沿所述第一方向延伸穿过所述第二堆叠体结构，并且所述第二沟道结构包括第二半导体沟道以及所述第二半导体沟道上方的第二存储器膜，其中，所述第一存储层被所述第一电介质层分隔成多个存储区段。2.根据权利要求1所述的3d存储器器件，其中，所述第二存储器膜包括第二存储层，并且所述第二存储层沿所述第一方向连续延伸。3.根据权利要求1或2所述的3d存储器器件，其中，所述第一存储器膜还包括所述第一半导体沟道上方的隧穿层以及所述第一存储层上方的阻挡层。4.根据权利要求3所述的3d存储器器件，其中，所述阻挡层被所述电介质层分隔成多个阻挡区段。5.根据权利要求3所述的3d存储器器件，其中，所述隧穿层被所述电介质层分隔成多个隧穿区段。6.根据权利要求3-5中的任一项所述的3d存储器器件，其中，所述隧穿层与所述第一存储层、所述第一半导体沟道和所述第一电介质层接触。7.根据权利要求6所述的3d存储器器件，其中，所述隧穿层沿所述第一方向横跨所述第一电介质层延伸。8.根据权利要求3-5中的任一项所述的3d存储器器件，其中，所述隧穿层包括设置在两个相邻的第一电介质层之间的第一部分以及沿所述第一方向横跨所述第一电介质层物理延伸的第二部分。9.根据权利要求8所述的3d存储器器件，其中，所述隧穿层的所述第一部分和所述第二部分彼此直接接触。10.根据权利要求3-5中的任一项所述的3d存储器器件，其中，所述阻挡层、所述第一存储层和所述隧穿层被所述第一电介质层完全分隔成彼此隔离的多个区段。11.根据权利要求10所述的3d存储器器件，其中，所述多个区段的每个区段中的所述阻挡层、所述第一存储层和所述隧穿层的顶表面以及所述阻挡层、所述第一存储层和所述隧穿层的底表面与所述第一电介质层直接接触。12.根据权利要求10所述的3d存储器器件，其中，所述第一半导体沟道与所述隧穿层和所述第一电介质层直接接触。13.根据权利要求3-5中的任一项所述的3d存储器器件，其中，所述第一存储层和所述第一电介质层被所述隧穿层分隔开。14.根据权利要求13所述的3d存储器器件，其中，所述隧穿层与每个分隔的阻挡区段接触。15.根据权利要求13或14所述的3d存储器器件，其中，所述隧穿层的一部分和所述第一
存储层的一部分沿所述第一方向重叠。16.根据权利要求13-15中的任一项所述的3d存储器器件，其中，所述隧穿层在所述第一方向上与每个分隔的第一存储区段接触。17.根据权利要求1-16中的任一项所述的3d存储器器件，其中，所述存储层包括多个捕获层。18.根据权利要求1-17中的任一项所述的3d存储器器件，其中，所述多个存储区段沿所述第一方向堆叠。19.根据权利要求1-18中的任一项所述的3d存储器器件，其中，所述第一半导体沟道与所述第二半导体沟道接触。20.根据权利要求1-19中的任一项所述的3d存储器器件，其中，所述第一存储器膜和所述第二存储器膜是电隔离的。21.根据权利要求1-20中的任一项所述的3d存储器器件，其中，所述第一堆叠体结构和所述第二堆叠体结构沿所述第一方向堆叠。22.根据权利要求21所述的3d存储器器件，还包括：设置在所述第一沟道结构的底端的半导体插塞，其中，所述半导体插塞与所述第一半导体沟道接触。23.根据权利要求22所述的3d存储器器件，其中，所述半导体插塞包括在所述第一沟道结构的源极端处与所述第一沟道结构接触的半导体层。24.根据权利要求1-23中的任一项所述的3d存储器器件，还包括：第三堆叠体结构，所述第三堆叠体结构包括交错的第三导电层和所述第二堆叠体结构上方形成的第三电介质层；以及第三沟道结构，所述第三沟道结构沿所述第一方向延伸穿过所述第三堆叠体结构，所述第三沟道结构包括第三半导体沟道以及所述第三半导体沟道上方的第三存储器膜，并且所述第三存储器膜包括第三存储层，其中，所述第三存储层被所述第三电介质层分隔成多个存储区段。25.一种三维(3d)存储器器件，包括：多个相互堆叠的存储器结构，每个存储器结构包括：堆叠体结构，所述堆叠体结构包括交错的导电层和电介质层；以及沟道结构，所述沟道结构沿第一方向延伸穿过所述堆叠体结构，所述沟道结构包括半导体沟道和所述半导体沟道上方的存储器膜，并且所述存储器膜包括所述半导体沟道上方的隧穿层、所述隧穿层上方的存储层以及所述存储层上方的阻挡层，其中，所述存储层被所述电介质层分隔成多个区段。26.一种系统，包括：被配置为存储数据的三维(3d)存储器器件，所述3d存储器器件包括：第一堆叠体结构，所述第一堆叠体结构包括交错的第一导电层和第一电介质层；第一沟道结构，所述第一沟道结构沿第一方向延伸穿过所述第一堆叠体结构，所述第一沟道结构包括第一半导体沟道以及所述第一半导体沟道上方的第一存储器膜，并且所述第一存储器膜包括存储层；第二堆叠体结构，所述第二堆叠体结构包括交错的第二导电层和所述第一堆叠体结构
上方形成的第二电介质层；以及第二沟道结构，所述第二沟道结构沿所述第一方向延伸穿过所述第二堆叠体结构，并且所述第二沟道结构包括第二半导体沟道以及所述第二半导体沟道上方的第二存储器膜，其中，所述存储层被所述第一电介质层分隔成多个区段；以及存储器控制器，所述存储器控制器耦接到所述3d存储器器件并且被配置为控制所述3d存储器器件的操作。27.一种用于形成三维(3d)存储器器件的方法，包括：形成第一电介质堆叠体结构，所述第一电介质堆叠体结构包括交替布置的多个第一电介质层和多个第二电介质层；在所述第一电介质堆叠体结构中沿第一方向形成第一沟道结构，包括：在所述第一电介质堆叠体结构中沿所述第一方向形成沟道孔，其中，所述沟道孔的侧壁包括凹陷。在所述多个第一电介质层中的所述沟道孔的所述凹陷中形成存储层；在所述存储层上方形成半导体沟道；以及形成填充所述沟道孔的电介质芯；在所述第一电介质堆叠体结构上方形成第二电介质堆叠体结构，所述第二电介质堆叠体结构包括交替布置的多个第三电介质层和多个第四电介质层；以及在所述第二电介质堆叠体结构中沿所述第一方向形成第二沟道结构。28.根据权利要求27所述的方法，还包括：在所述多个第一电介质层中的所述沟道孔的所述凹陷中形成阻挡层；以及在所述沟道孔的所述凹陷中的至少所述存储层上方形成隧穿层。29.根据权利要求27或28所述的方法，其中，所述第二沟道结构在所述第一沟道结构上方并且与所述第一沟道结构对齐。30.根据权利要求28-29中的任一项所述的方法，其中，在所述多个第一电介质层中的所述沟道孔的所述凹陷中形成所述阻挡层还包括：对所述多个第一电介质层执行氧化操作以形成所述阻挡层。31.根据权利要求28-30中的任一项所述的方法，其中，在所述多个第一电介质层中的所述沟道孔的所述凹陷中形成所述存储层还包括：在所述沟道孔的所述凹陷中的所述阻挡层上方形成所述存储层；以及执行第一减薄操作以去除所述存储层的位于所述多个第二电介质层上的部分。32.根据权利要求27-31中的任一项所述的方法，其中，所述存储层包括多个捕获层。33.根据权利要求28-32中的任一项所述的方法，其中，在所述沟道孔的所述凹陷中的至少所述存储层上方形成所述隧穿层还包括：在所述沟道孔的所述凹陷上方形成所述隧穿层，所述隧穿层覆盖所述存储层和所述多个第二电介质层；以及执行第二减薄操作以去除所述隧穿层的位于所述多个第二电介质层上的部分。34.根据权利要求33所述的方法，其中，在所述隧穿层上方形成所述半导体沟道还包括：在所述隧穿层上方形成所述半导体沟道，其中，所述半导体沟道与所述多个第二电介
质层接触。35.根据权利要求28-32中的任一项所述的方法，其中，在所述沟道孔的所述凹陷中的至少所述存储层上方形成所述隧穿层还包括：在所述沟道孔的所述凹陷上方形成所述隧穿层，所述隧穿层覆盖所述存储层和所述多个第二电介质层；以及执行第二减薄操作以减薄所述隧穿层。36.根据权利要求35所述的方法，其中，所述隧穿层与所述半导体沟道、所述多个第二电介质层和所述存储层接触。37.根据权利要求27所述的方法，还包括：去除所述多个第一电介质层和所述多个第三电介质层；以及在所述多个第二电介质层之间和所述多个第四电介质层之间形成多条字线。

技术总结
一种三维(3D)存储器器件包括第一堆叠体结构、第一沟道结构、第二堆叠体结构和第二沟道结构。所述第一堆叠体结构包括交错的第一导电层和第一电介质层。所述第一沟道结构沿第一方向延伸穿过所述第一堆叠体结构。所述第一沟道结构包括第一半导体沟道和所述第一半导体沟道上方的第一存储器膜。所述第一存储器膜包括存储层。所述存储层被所述第一电介质层分隔成多个部分。成多个部分。成多个部分。


技术研发人员：刘小欣
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2021.08.31
技术公布日：2022/1/11