轨到轨运算放大器及恒定跨导的方法与流程

1.本发明涉及集成电路设计领域，特别是涉及一种轨到轨运算放大器及恒定跨导的方法。


背景技术：

2.在轨到轨(rail-to-rail)输入的运算放大器中，为了运算放大器的稳定性及电路的低谐波失真性能，一般要求轨到轨输入的运算放大器具有恒定跨导特性。一般为了减小失调电压及提高跨导，运算放大器的输入mos管的尺寸都设置得比较大，此时输入mos管的工作状态是亚阈值状态(当然有的时候也可以工作在饱和状态)。以运算放大器的输入管工作在亚阈值状态为例，工作在亚阈值状态的mos管的跨导与经过其的电流成正比，满足下式1的关系，其中gm为mos管跨导，id为mos管流过的电流，n和v
t
都为常数。
[0003][0004]
现有技术中，运算放大器的输入端虽然是轨到轨输入端，但其输入跨导在轨到轨范围内却不是恒定的。在输入电压接近0时，nmos输入管处于截止状态，其本身流过的电流为0；在输入电压接近电源电压avdd时，pmos输入管处于截止状态，其本身流过的电流为0；这就导致输入端的跨导在电源和地的两端小，在中间的跨导更大，公式推导如式2-式4所示，跨导如图1所示。
[0005][0006]
[0007][0008]
为了使运算放大器的跨导在轨到轨的范围内保持恒定，业界提出了一种补偿方法，首先设置两个参考电压，分别为vrp(作为示例设置为2v)及vrn(作为示例设置为1v)。当运算放大器的输入低于vrn时，nmos输入管截止，参考电压vrp控制的补偿通路关闭，参考电压vrn控制的补偿通路导通，这时流过pmos输入管的电流为4*i1。当输入大于vrn同时小于vrp时，nmos输入管及pmos输入管都正常工作，分别流过i1大小的电流，这时流过输入管的总电流为4*i1。当输入高于vrp时，pmos输入管截止，参考电压vrp控制的补偿通路导通，参考电压vrn控制的补偿通路关闭，这时流过nmos输入管的电流为4*i1。综上，不管输入小于vrn还是大于vrn同时小于vrp，还是大于vrp，流过输入管的总电流都为4*i1。运算放大器的跨导在轨到轨输入范围内基本相等，公式推导如式5-式7所示。
[0009][0010][0011][0012]
图2为补偿后的跨导示意图，可见，跨导在轨到轨输入范围内大致恒定，但由于电路的非理想特性，其总跨导还是会有一定的变化，尤其在最常用的中间输入范围，总跨导基本恒定的范围比较小，多数情况下还是会影响运算放大器的谐波失真性能，且还需要外部提供两个参考电压vrp和vrn，提高了电路的复杂度。
[0013]
因此，如何简化具有跨导补偿的轨到轨运算放大器电路、扩大总跨导在中间输入
范围基本恒定的范围、降低运算放大器的谐波失真，已成为本领域技术人员亟待解决的问题之一。


技术实现要素：

[0014]
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种轨到轨运算放大器及恒定跨导的方法，用于解决现有技术中轨到轨运算放大器跨导恒定范围小、谐波失真大、电路结构复杂等问题。
[0015]
为实现上述目的及其他相关目的，本发明提供一种轨到轨运算放大器，所述轨到轨运算放大器至少包括：
[0016]
轨到轨放大模块，包括输出级及轨到轨输入级，所述轨到轨输入级包括p型子模块和n型子模块；所述p型子模块及所述n型子模块接收输入信号，所述输出级连接所述p型子模块及所述n型子模块的输出端，所述轨到轨放大模块将所述输入信号放大后输出对应的输出信号；
[0017]
辅助模块，接收所述输入信号，并连接所述轨到轨放大模块；当所述轨到轨放大模块中n型输入管或p型输入管截止时，所述辅助模块对流过输入管的电流进行补偿，以使得所述轨到轨运算放大器的跨导在轨到轨输入范围内保持恒定。
[0018]
可选地，所述p型子模块包括第一p型输入管、第二p型输入管及第一电流源；所述第一p型输入管及所述第二p型输入管的源极连接所述第一电流源，栅极分别连接第一输入信号及第二输入信号，漏极连接所述输出级；所述第一输入信号与所述第二输入信号相等。
[0019]
更可选地，所述n型子模块包括第一n型输入管、第二n型输入管及第二电流源；所述第一n型输入管及所述第二n型输入管的源极连接所述第二电流源，栅极分别连接所述第一输入信号及所述第二输入信号，漏极连接所述输出级。
[0020]
更可选地，流经所述第一电流源与所述第二电流源的电流相等。
[0021]
可选地，所述输出级包括第三、第四、第五、第六电流源、第一p型输出管、第二p型输出管、第一n型输出管及第二n型输出管；
[0022]
所述第一p型输出管的源极连接所述第三电流源及所述n型子模块的第一输出端，栅极连接第一偏置电压，漏极连接所述第一n型输出管的漏极；所述第二p型输出管的源极连接所述第四电流源及所述n型子模块的第二输出端，栅极连接所述第一偏置电压，漏极连接所述第二n型输出管的漏极；所述第一n型输出管的源极连接所述第五电流源及所述p型子模块的第一输出端，栅极连接第二偏置电压，漏极连接所述第一p型输出管的漏极；所述第二n型输出管的源极连接所述第六电流源及所述p型子模块的第二输出端，栅极连接所述第二偏置电压，漏极连接所述第二p型输出管的漏极；所述第一p型输出管及所述第一n型输出管的漏极输出第一输出信号，所述第二p型输出管及所述第二n型输出管的漏极输出第二输出信号；
[0023]
其中，流经所述第三、第四、第五、第六电流源的电流相等。
[0024]
可选地，所述辅助模块包括第一补偿单元及第二补偿单元；所述第一补偿单元连接所述p型子模块中p型输入管的源极，当所述n型子模块中n型输入管截止时，向所述p型输入管的源极注入补偿电流；所述第二补偿单元连接所述n型子模块中n型输入管的源极，当所述p型子模块中p型输入管截止时，向所述n型输入管的源极注入补偿电流。
[0025]
更可选地，所述第一补偿单元包括第七电流源、第八电流源、第一电流镜及第二电流镜；
[0026]
所述第七电流源连接所述输入信号，当所述输入信号使所述n型输入管截止时，所述第七电流源不输出电流，当所述输入信号使所述n型输入管导通时所述第七电流源输出电流；
[0027]
所述第一电流镜的第一端连接所述第七电流源，第二端连接所述第八电流源，所述第一电流镜的第一端与第二端的电流比值为1:1；
[0028]
所述第二电流镜的第一端连接所述第八电流源，第二端连接所述p型输入管的源极，所述第二电流镜的第一端与第二端的电流比值为k1:a；
[0029]
其中，流经所述第七电流源及所述第八电流源的电流相等，且流经所述第七电流源及所述第八电流源的电流与流经所述n型子模块中电流源的电流比值为k1:a；所述第二电流镜及所述第一电流镜中与所述第八电流源连接的晶体管的宽长比的比值小于1。
[0030]
更可选地，所述第二补偿单元包括第九电流源、第十电流源、第三电流镜及第四电流镜；
[0031]
所述第九电流源连接所述输入信号，当所述输入信号使所述p型输入管截止时，所述第九电流源不输出电流，当所述输入信号使所述p型输入管导通时所述第九电流源输出电流；
[0032]
所述第三电流镜的第一端连接所述第九电流源，第二端连接所述第十电流源，所述第三电流镜的第一端与第二端的电流比值为1:1；
[0033]
所述第四电流镜的第一端连接所述第十电流源，第二端连接所述p型输入管的源极，所述第四电流镜的第一端与第二端的电流比值为k2:b；
[0034]
其中，流经所述第九电流源及所述第十电流源的电流相等，且流经所述第九电流源及所述第十电流源的电流与流经所述p型子模块中电流源的电流比值为k2:b；所述第四电流镜及所述第三电流镜中与所述第十电流源连接的晶体管的宽长比的比值小于1。
[0035]
为实现上述目的及其他相关目的，本发明还提供一种轨到轨放大器恒定跨导的方法，所述轨到轨放大器恒定跨导的方法至少包括：
[0036]
当n型子模块中n型输入管截止时，基于输入信号的控制向p型子模块注入补偿电流；当p型子模块中p型输入管截止时，基于所述输入信号的控制向所述n型子模块注入补偿电流；以调整跨导使得所述n型输入管或所述p型输入管截止时的跨导与所述n型输入管及所述p型输入管均导通时的跨导一致。
[0037]
可选地，当所述n型输入管截止时，将电流通过第一预设比例镜像加载到所述p型输入管的源极，加载到所述p型输入管源极的电流等于流经所述n型子模块中电流源的电流；当所述n型输入管导通时，所述输入信号开启分流支路，以将加载到所述p型输入管源极的电流分流，没有电流加载到所述p型输入管的源极。
[0038]
可选地，当所述p型输入管截止时，将电流通过第二预设比例镜像加载到所述n型输入管的源极，加载到所述n型输入管源极的电流等于流经所述p型子模块中电流源的电流；当所述p型输入管导通时，所述输入信号开启分流支路，以将加载到所述n型输入管源极的电流分流，没有电流加载到所述n型输入管的源极。
[0039]
更可选地，所述轨到轨放大器的跨导满足：
[0040][0041]
其中，gm(总)为总跨导，gm(pmos)为p型输入管的跨导，gm(nmos)为n型输入管的跨导，2i1为流经所述n型子模块及所述p型子模块中电流源的电流，n为常数，v
t
为热电压。
[0042]
如上所述，本发明的轨到轨运算放大器及恒定跨导的方法，具有以下有益效果：
[0043]
本发明的轨到轨运算放大器及恒定跨导的方法使总跨导在中间输入范围基本恒定的范围大幅度扩大，大大降低了运算放大器的谐波失真，且不需要外部提供两个参考电压，简化了电路。
附图说明
[0044]
图1显示为现有技术中一种轨到轨放大器的跨导示意图。
[0045]
图2显示为现有技术中另一种轨到轨放大器的跨导示意图。
[0046]
图3显示为本发明的轨到轨运算放大器的结构示意图。
[0047]
图4显示为本发明的轨到轨运算放大器的跨导示意图。
[0048]
元件标号说明
[0049]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
轨到轨运算放大器
[0050]
11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
轨到轨放大模块
[0051]
111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
p型子模块
[0052]
112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
n型子模块
[0053]
113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输出级
[0054]
12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
辅助模块
[0055]
121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一补偿单元
[0056]
122
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二补偿单元
具体实施方式
[0057]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0058]
请参阅图3～图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0059]
实施例一
[0060]
如图3所示，本实施例提供一种轨到轨运算放大器1，所述轨到轨运算放大器1包
括：
[0061]
轨到轨放大模块11及辅助模块12。
[0062]
如图3所示，所述轨到轨放大模块11包括输出级113及轨到轨输入级。所述轨到轨输入级包括p型子模块111、n型子模块112，所述p型子模块111及所述n型子模块112接收输入信号，所述输出级113连接所述p型子模块111及所述n型子模块112的输出端，所述轨到轨放大模块11将所述输入信号放大后输出对应的输出信号，实现轨到轨放大输出。
[0063]
具体地，所述p型子模块111包括第一p型输入管、第二p型输入管及第一电流源；所述第一p型输入管及所述第二p型输入管的源极连接所述第一电流源，栅极分别连接第一输入信号vin及第二输入信号vip，漏极连接所述输出级113。如图3所示，作为示例，所述p型子模块111包括第一pmos管mp1、第二pmos管mp2及第三pmos管mp3，构成轨到轨输入结构。所述第一pmos管mp1作为所述第一电流源，所述第一pmos管mp1的源极连接电源电压，栅极连接第三偏置电压vb3，通过所述第三偏置电压vb3控制流经所述第一pmos管mp1的电流为2*i1。所述第二pmos管mp2及所述第三pmos管mp3作为p型输入管，所述第二pmos管mp2的源极连接所述第一pmos管mp1的漏极，栅极连接所述第一输入信号vin，漏极连接所述输出级113；所述第三pmos管mp3的源极连接所述第一pmos管mp1的漏极，栅极连接所述第二输入信号vip，漏极连接所述输出级113。
[0064]
具体地，所述n型子模块112包括第一n型输入管、第二n型输入管及第二电流源；所述第一n型输入管及所述第二n型输入管的源极连接所述第二电流源，栅极分别连接所述第一输入信号vin及所述第二输入信号vip，漏极连接所述输出级113。如图3所示，作为示例，所述n型子模块112包括第一nmos管mn1、第二nmos管mn2及第三nmos管mn3，构成轨到轨输入结构。所述第一nmos管mn1作为所述第二电流源，所述第一nmos管mn1的源极接地，栅极连接第四偏置电压vb4，通过所述第四偏置电压vb4控制流经所述第一nmos管mn1的电流为2*i1。所述第二nmos管mn2及所述第三nmos管mn3作为n型输入管，所述第二nmos管mn2的源极连接所述第一nmos管mn1的漏极，栅极连接所述第一输入信号vin，漏极连接所述输出级113；所述第三nmos管mn3的源极连接所述第一nmos管mn1的漏极，栅极连接所述第二输入信号vip，漏极连接所述输出级113。
[0065]
具体地，所述输出级113包括第三、第四、第五、第六电流源、第一p型输出管、第二p型输出管、第一n型输出管及第二n型输出管；所述第一p型输出管的源极连接所述第三电流源及所述n型子模块112的第一输出端，栅极连接第一偏置电压vb1，漏极连接所述第一n型输出管的漏极；所述第二p型输出管的源极连接所述第四电流源及所述n型子模块112的第二输出端，栅极连接所述第一偏置电压vb1，漏极连接所述第二n型输出管的漏极；所述第一n型输出管的源极连接所述第五电流源及所述p型子模块111的第一输出端，栅极连接第二偏置电压vb2，漏极连接所述第一p型输出管的漏极；所述第二n型输出管的源极连接所述第六电流源及所述p型子模块111的第二输出端，栅极连接所述第二偏置电压vb2，漏极连接所述第二p型输出管的漏极；所述第一p型输出管及所述第一n型输出管的漏极输出第一输出信号vop，所述第二p型输出管及所述第二n型输出管的漏极输出第二输出信号von。如图3所示，作为示例，所述输出级113包括第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第七pmos管mp7、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6及第七nmos管mn7。所述第四pmos管mp4及所述第五pmos管mp5分别作为所述第三电流源及所述第四电流源，所述第四
pmos管mp4所述第五pmos管mp5的源极连接电源电压，栅极连接所述第三偏置电压vb3。所述第六pmos管mp6作为所述第一p型输出管，所述第六pmos管mp6的源极连接所述第四pmos管mp4的漏极，栅极连接所述第一偏置电压vb1。所述第七pmos管mp7作为所述第二p型输出管，所述第七pmos管mp7的源极连接所述第五pmos管mp5的漏极，栅极连接所述第一偏置电压vb1。所述第四nmos管mn4及所述第五nmos管mn5分别作为所述第五电流源及所述第六电流源，所述第四nmos管mn4所述第五nmos管mn5的源极接地，栅极连接所述第四偏置电压vb4。所述第六nmos管mn6作为所述第一n型输出管，所述第六nmos管mn6的源极连接所述第四nmos管mn4的漏极，栅极连接所述第二偏置电压vb2。所述第七nmos管mn7作为所述第二n型输出管，所述第七nmos管mn7的源极连接所述第五nmos管mn5的漏极，栅极连接所述第二偏置电压vb2。所述第六pmos管mp6的漏极与所述第六nmos管mn6的漏极连接并输出所述第一输出信号vop，所述第七pmos管mp7的漏极与所述第七nmos管mn7的漏极连接并输出所述第二输出信号von。
[0066]
需要说明的是，通过所述第三偏置电压vb3及所述第四偏置电压vb4分别控制流经所述第四pmos管mp4、所述第五pmos管mp5、所述第四nmos管mn4及所述第五nmos管mn5的电流，进而得到需要的电流源。在本实施例中，流经所述第三、第四、第五、第六电流源的电流相等，作为示例设置为i2。
[0067]
如图3所示，所述辅助模块12接收所述输入信号，并连接所述轨到轨放大模块11；当所述轨到轨放大模块11中n型输入管或p型输入管截止时，所述辅助模块12对流过输入管的电流进行补偿，以使得所述轨到轨运算放大器1的跨导在轨到轨输入范围内保持恒定。
[0068]
具体地，所述辅助模块12包括第一补偿单元121及第二补偿单元122；所述第一补偿单元121连接所述p型子模块111中p型输入管的源极，当所述n型子模块112中n型输入管截止时，向所述p型输入管的源极注入补偿电流；所述第二补偿单元122连接所述n型子模块112中n型输入管的源极，当所述p型子模块111中p型输入管截止时，向所述n型输入管的源极注入补偿电流。
[0069]
更具体地，所述第一补偿单元121包括第七电流源、第八电流源、第一电流镜及第二电流镜；所述第七电流源连接所述输入信号，当所述输入信号使所述n型输入管截止时，所述第七电流源不输出电流，当所述输入信号使所述n型输入管导通时所述第七电流源输出电流；所述第一电流镜的第一端连接所述第七电流源，第二端连接所述第八电流源；所述第二电流镜的第一端连接所述第八电流源，第二端连接所述p型输入管的源极；其中，流经所述第七电流源及所述第八电流源的电流相等。如图3所示，作为示例，所述第一补偿单元121包括第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第八pmos管mp8、第九pmos管mp9、第十pmos管mp10及第十一pmos管mp11。所述第八nmos管mn8及第九nmos管mn9作为所述第七电流源，所述第八nmos管mn8的源极接地，栅极连接所述第四偏置电压vb4，漏极连接所述第九nmos管mn9的源极；所述第九nmos管mn9的栅极连接所述第二输入信号vip(也可连接所述第一输入信号vin)；所述第二输入信号vip接近0(所述第二nmos管mn2及所述第三nmos管mn3截止)时，所述第九nmos管mn9截止，所述第七电流源无电流输出；所述第二输入信号vip接近电源电压(所述第二nmos管mn2及所述第三nmos管mn3导通)时，所述第九nmos管mn9导通，通过所述第四偏置电压vb4控制所述第七电流源输出电流为k*i1。所述第八pmos管mp8及所述第九pmos管mp9作为所述第一电流镜，所述第八pmos管mp8的漏极及栅极连接所
述第九nmos管mn9的漏极，源极连接电源电压；所述第九pmos管mp9的源极连接电源电压，栅极连接所述第八pmos管mp8的栅极；所述第八pmos管mp8与所述第九pmos管mp9的宽长比的比值为1:1。所述第十nmos管mn10作为所述第八电流源，所述第十nmos管mn10的源极接地，栅极连接所述第四偏置电压vb4，通过所述第四偏置电压vb4控制流经所述第十nmos管mn10的电流为k*i1。所述第十pmos管mp10及所述第十一pmos管mp11作为所述第二电流镜，所述第十pmos管p10的漏极及栅极连接所述第十nmos管mn10的漏极及所述第九pmos管mp9的漏极，源极连接电源电压；所述第十一pmos管mp11的源极连接电源电压，栅极连接所述第十pmos管mp10的栅极，漏极连接所述第二pmos管mp2及所述第三pmos管mp3的源极；所述第十pmos管mp10与所述第十一pmos管mp11的宽长比的比值为k:2，当所述第九nmos管mn9截止时所述第十一pmos管mp11漏极的电流为2*i1，与流经所述第一nmos管mn1的电流相等。
[0070]
需要说明的是，所述第十pmos管mp10与所述第九pmos管mp9的宽长比的比值小于1:1(即所述第二电流镜中与所述第八电流源连接的晶体管的宽长比小于所述第一电流镜中与所述第八电流源连接的晶体管的宽长比)，这个特点使得n型输入管正常工作(输入信号接近电源电压)时，第七电流源及第八电流源都有k*i1的电流，流经所述第八pmos管mp8的电流为k*i1，由于所述第八pmos管mp8与所述第九pmos管mp9为1:1的电流镜，且第十pmos管mp10的宽长比远小于所述第九pmos管mp9的宽长比，第八电流源的电流k*i1全部流过所述第九pmos管mp9，流过第十pmos管mp10的电流为0，进而通过分流使所述第一补偿单元121不输出补偿电流。在本实施例中，所述第十pmos管mp10的宽长比比所述第九pmos管mp9的宽长比小，作为示例，比值为0.9:1，0.7:1，0.5:1，0.3:1，0.1:1，0.05:1，0.02:1，0.01:1，以能使所述第九pmos管mp9及所述第十pmos管mp10均导通时所述第十nmos管mn10中的电流基本都流过所述第九pmos管mp9，流过所述第十pmos管mp10的电流几乎为0(流过所述第十pmos管mp10的电流在设定阈值范围内即认为0)，具体比值在此不一一赘述。
[0071]
更具体地，所述第二补偿单元122包括第九电流源、第十电流源、第三电流镜及第四电流镜；所述第九电流源连接所述输入信号，当所述输入信号使所述p型输入管截止时，所述第九电流源不输出电流，当所述输入信号使所述p型输入管导通时所述第九电流源输出电流；所述第三电流镜的第一端连接所述第九电流源，第二端连接所述第十电流源；所述第四电流镜的第一端连接所述第十电流源，第二端连接所述p型输入管的源极；其中，流经所述第九电流源及所述第十电流源的电流相等。如图3所示，作为示例，所述第二补偿单元122包括第十二pmos管mp12、第十三pmos管mp13、第十四pmos管mp14、第十一nmos管mn11、第十二nmos管mn12、第十三nmos管mn13及第十四nmos管mn14。所述第十二pmos管mp12及第十三pmos管mp13作为所述第九电流源，所述第十二pmos管mp12的源极连接电源电压，栅极连接所述第三偏置电压vb3，漏极连接所述第十三pmos管mp13的源极；所述第十三pmos管mp13的栅极连接所述第二输入信号vip(也可连接所述第一输入信号vin)；所述第二输入信号vip接近0(所述第二pmos管mp2及所述第三pmos管mp3导通)时，所述第十三pmos管mp13导通，所述第九电流源输出电流为k*i1；所述第二输入信号vip接近电源电压(所述第二pmos管mp2及所述第三pmos管mp3截止)时，所述第十三pmos管mp13截止，所述第九电流源无电流输出。所述第十一nmos管mn11及所述第十二nmos管mn12作为所述第三电流镜，所述第十一nmos管mn11的漏极及栅极连接所述第十三pmos管mp13的漏极，源极接地；所述第十二nmos管mn12的源极接地，栅极连接所述第十一nmos管mn11的栅极；所述第十一nmos管mn11与所
述第十二nmos管mn12的宽长比的比值为1:1。所述第十四pmos管mp14作为所述第十电流源，所述第十四pmos管mp14的源极连接电源电压，栅极连接所述第三偏置电压vb3，通过所述第三偏置电压vb3控制流经所述第十四pmos管mp14的电流为k*i1。所述第十三nmos管mn13及所述第十四pmos管mn14作为所述第四电流镜，所述第十三nmos管mn13的漏极及栅极连接所述第十四pmos管mp14的漏极及所述第十二nmos管mn12的漏极，源极接地；所述第十四nmos管mn14的源极接地，栅极连接所述第十三nmos管mn13的栅极，漏极连接所述第二nmos管mn2及所述第三nmos管mn3的源极；所述第十三nmos管mn13与所述第十四nmos管mn14的宽长比的比值为k:2，当所述第十三pmos管mp13截止时所述第十四nmos管mn14漏极的电流为2*i1，与流经所述第一pmos管mp1的电流相等。
[0072]
需要说明的是，所述第十三nmos管mn13与所述第十二nmos管mn12的宽长比的比值小于1:1(即所述第四电流镜中与所述第十电流源连接的晶体管的宽长比小于所述第三电流镜中与所述第十电流源连接的晶体管的宽长比)，这个特点使得p型输入管正常工作(输入信号接近0)时，第九电流源及第十电流源都有k*i1的电流，流经所述第十一nmos管mn11的电流为k*i1，由于所述第十一nmos管mn11与所述第十二nmos管mn12为1:1的电流镜，且第十三nmos管mn13的宽长比远小于所述第十二nmos管mn12的宽长比，第十电流源的电流k*i1全部流过所述第十二nmos管mn12，流过第十三nmos管mn13的电流为0，进而通过分流使所述第二补偿单元122不输出补偿电流。在本实施例中，所述第十三nmos管mn13的宽长比比所述第十二nmos管mn12的宽长比小，作为示例，比值为0.9:1，0.7:1，0.5:1，0.3:1，0.1:1，0.05:1，0.02:1，0.01:1，以能使所述第十三nmos管mn13及所述第十二nmos管mn12均导通时所述第十四pmos管mp14中的电流基本都流过所述第十二nmos管mn12，流过所述第十三nmos管mn13的电流几乎为0(流过所述第十三nmos管mn13的电流在设定阈值范围内即认为0)，具体比值在此不一一赘述。
[0073]
具体地，在本实施例中，流经所述第一电流源与所述第二电流源的电流相等，且设置为2*i1，以使得p型输入管及n型输入管工作于亚阈值状态；流经所述第七、第八、第九及第十电流源的电流相同，且设置为k*i1。对应地，所述第一电流镜的第一端与第二端的电流比值为1:1，所述第二电流镜的第一端与第二端的电流比值为k:2，则，当所述n型输入管截止时，从所述第十一pmos管mp11漏极补偿至所述第二pmos管mp2及所述第三pmos管mp3的电流为2*i1(补偿电流)，流入所述p型输入管的电流为流经所述第一电流源的电流与所述补偿电流之和，即为4*i1。所述第三电流镜的第一端与第二端的电流比值为1:1，所述第四电流镜的第一端与第二端的电流比值为k:2，则，当所述p型输入管截止时，从所述第十四nmos管mn14漏极补偿至所述第二nmos管mn2及所述第三nmos管mn3的电流为2*i1(补偿单电流)，流入所述n型输入管的电流为流经所述第一电流源的电流与所述补偿电流之和，即为4*i1。满足如下关系式：
[0074]
[0075][0076][0077]
其中，gm(总)为总跨导，gm(pmos)为p型输入管的跨导，gm(nmos)为n型输入管的跨导，2i1为流经所述n型子模块及所述p型子模块中电流源的电流，n为常数，v
t
为热电压(常数)。
[0078]
需要说明的是，在实际使用中，流经所述第一电流源的电流与流经所述第二电流源的电流可不相等，作为示例，流经所述第一电流源的电流设置为b*i1，流经所述第二电流源的电流设置为a*i1；流经所述第七、第八、第九及第十电流源的电流不相等，作为示例，流经所述第七电流源及所述第八电流源的电流设置为k1*i1，流经所述第九电流源及所述第十电流源的电流设置为k2*i1；对应地，所述第一电流镜的第一端与第二端的电流比值为1:1，所述第二电流镜的第一端与第二端的电流比值为k1:a，则，当所述n型输入管截止时，从所述第十一pmos管mp11漏极补偿至所述第二pmos管mp2及所述第三pmos管mp3的电流为a*i1(补偿单电流)，流入所述p型输入管的电流为流经所述第一电流源的电流与所述补偿电流之和，即为(a b)*i1。所述第三电流镜的第一端与第二端的电流比值为1:1，所述第四电流镜的第一端与第二端的电流比值为k2:b，则，当所述p型输入管截止时，从所述第十四nmos管mn14漏极补偿至所述第二nmos管mn2及所述第三nmos管mn3的电流为b*i1(补偿单电流)，流入所述n型输入管的电流为流经所述第二电流源的电流与所述补偿电流之和，即为(a b)*i1。由此，可在输入信号接近0、接近电源电压和介于两者之间时得到相同的跨导，如图4所示，相较于图1及图2，本发明的轨到轨运算放大器的总跨导在中间输入范围基本恒定的范围大幅度扩大，大大降低了运算放大器的谐波失真；具体公式与式8-式10相似，在此不一一赘述。
[0079]
需要说明的是，本实施例以所述输入管工作在亚阈值区，在实际使用中，所述输入管也可工作于饱和区，此时跨导翻倍，电路结构与本实施例一致，调整补偿电流的大小即可。作为示例，将第二电流镜及第四电流镜的镜像比值设定为k:6，可基于实际需要调整电流镜的镜像比值，不以本实施例为限。
[0080]
实施例二
[0081]
本实施例提供一种轨到轨放大器恒定跨导的方法，所述轨到轨放大器恒定跨导的方法包括：
[0082]
当n型子模块中n型输入管截止时，基于输入信号的控制向p型子模块注入补偿电
流；当p型子模块中p型输入管截止时，基于所述输入信号的控制向所述n型子模块注入补偿电流；以调整跨导使得所述n型输入管或所述p型输入管截止时的跨导与所述n型输入管与所述p型输入管均导通时的跨导一致。
[0083]
作为本发明的一种实现方式，当所述n型输入管截止时，将电流通过第一预设比例镜像加载到所述p型输入管的源极，加载到所述p型输入管源极的电流等于流经所述n型子模块中电流源的电流；当所述n型输入管导通时，所述输入信号开启分流支路，以将加载到所述p型输入管源极的电流分流，没有电流加载到所述p型输入管的源极。
[0084]
具体地，如图3所示，当所述轨到轨运算放大器1的输入信号vip、vin接近0时，所述n型输入管(所述第二nmos管mn2及所述第三nmos管mn3)处于截止状态；所述第九nmos管mn9的栅极电压vip(或vin)也接近0，所述第九nmos管mn9也处于截止状态；这样所述第八pmos管mp8也处于截止状态，从而导致所述第九pmos管mp9也处于截止状态。由于所述第九pmos管mp9处于截止状态，流过所述第十pmos管mp10的电流就等于流过所述第十nmos管mn10的电流，即为k*i1；由于所述第十pmos管mp10与所述第十一pmos管mp11的镜像关系，流过所述第十一pmos管mp11的电流为2*i1。
[0085]
具体地，如图3所示，当所述轨到轨运算放大器1的输入信号vip、vin接近电源电压时，所述n型输入管处于导通状态；所述第九nmos管mn9的栅极电压vip(或vin)也接近电源电压，所述第九nmos管mn9也处于导通状态；所述第八pmos管mp8及所述第九pmos管mp9均处于导通状态。由于所述第九pmos管mp9处于导通状态，流过所述第九pmos管mp9的电流就等于流过所述第十nmos管mn10的电流，即为k*i1，没有电流流过所述第十pmos管mp10，也没有电流流过所述第十一nmos管mn11。
[0086]
作为本发明的一种实现方式，当所述p型输入管截止时，将电流通过第二预设比例镜像加载到所述n型输入管的源极，加载到所述n型输入管源极的电流等于流经所述p型子模块中电流源的电流；当所述p型输入管导通时，所述输入信号开启分流支路，以将加载到所述n型输入管源极的电流分流，没有电流加载到所述n型输入管的源极。
[0087]
具体地，如图3所示，当所述轨到轨运算放大器1的输入信号vip、vin接近电源电压时，所述p型输入管(所述第二pmos管mp2及所述第三pmos管mp3)处于截止状态；所述第十三pmos管mp13的栅极电压vip(或vin)也接近电源电压，所述第十三pmos管mp13也处于截止状态；这样所述第十一nmos管mn11也处于截止状态，从而导致所述第十二nmos管mn12也处于截止状态。由于所述第十二nmos管mn12处于截止状态，流过所述第十三nmos管mn13的电流就等于流过所述第十四pmos管mp14的电流，即为k*i1；由于所述第十三nmos管mn13与所述第十四nmos管mn14的镜像关系，流过所述第十十四nmos管mn14的电流为2*i1。
[0088]
具体地，如图3所示，当所述轨到轨运算放大器1的输入信号vip、vin接近0时，所述p型输入管处于导通状态；所述第十三pmos管mp13的栅极电压vip(或vin)也接近0，所述第十三pmos管mp13也处于导通状态；所述第十一nmos管mn11及所述第十二nmos管mn12均处于导通状态。由于所述第十二nmos管mn12处于导通状态，流过所述第十二nmos管mn12的电流就等于流过所述第十四pmos管mp14的电流，即为k*i1，没有电流流过所述第十三nmos管mn13，也没有电流流过所述第十四nmos管mn14。
[0089]
因此，当输入信号vip、vin接近0时，流过所述p型输入管的电流之和为流过所述第十一pmos管mp11与所述第一pmos管mp1的电流之和，为4*i1，所述n型输入管处于截止状态，
流过的电流为0，因此，流过输入管的总电流为4*i1。当输入信号vip、vin接近电源电压时，流过所述n型输入管的电流之和为流过所述第十四nmos管mn14与所述第一nmos管mn1的电流之和，为4*i1，所述p型输入管处于截止状态，流过的电流为0，因此，流过输入管的总电流为4*i1。公式如式8-式10所示，在此不一一赘述。
[0090]
需要说明的是，同样的，也可根据输入管的不同工作状态、器件参数，调整各电流镜的镜像比值，在此不一一赘述。
[0091]
需要说明的是，在本实施例中，所述轨到轨放大器恒定跨导的方法基于实施例一的轨到轨运算放大器1实现，在实际使用中，任意能实现本方法的硬件或软件均适用，不以本实施例为限。
[0092]
综上所述，本发明提供一种轨到轨运算放大器及恒定跨导的方法，包括：轨到轨放大模块，包括输出级和轨到轨输入级，所述轨到轨输入级包括p型子模块和n型子模块；所述p型子模块及所述n型子模块接收输入信号，所述输出级连接所述p型子模块及所述n型子模块的输出端，所述轨到轨放大模块将所述输入信号放大后输出对应的输出信号；辅助模块，接收所述输入信号，并连接所述轨到轨放大模块；当所述轨到轨放大模块中n型输入管或p型输入管截止时，所述辅助模块对流过输入管的电流进行补偿，以使得所述轨到轨运算放大器的跨导在轨到轨输入范围内保持恒定。当n型子模块中n型输入管截止时，基于输入信号的控制向p型子模块注入补偿电流；当p型子模块中p型输入管截止时，基于所述输入信号的控制向所述n型子模块注入补偿电流；以调整跨导使得所述n型输入管或所述p型输入管截止时的跨导与所述n型输入管与所述p型输入管均导通时的跨导一致。本发明的轨到轨运算放大器及恒定跨导的方法使总跨导在中间输入范围基本恒定的范围大幅度扩大，大大降低了运算放大器的谐波失真，且不需要外部提供两个参考电压，简化了电路。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0093]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。