一种车机显示设备和车辆的制作方法

1.本实用新型涉及车机技术领域，特别是涉及一种车机显示设备和车辆。


背景技术：

2.随着智能座舱技术的发展，越来越多的应用集成在车辆的车机系统中，使得车机系统能够为用户提供多媒体数据播放、辅助驾驶、车辆定位和拨打电话等功能。
3.目前车机显示设备一般只设置一个显示屏，用于显示各种应用界面。目前车机显示设备还不能配置多个显示屏，并设置多个显示屏分别显示不同的画面，即无法在车机显示设备上进行多屏显示。


技术实现要素：

4.本实用新型实施例的目的在于提供一种车机显示设备和车辆，以实现在车机显示设备上多屏显示。具体技术方案如下：
5.第一方面，本实用新型实施例提供了一种车机显示设备，包括：系统级芯片soc、现场可编程门器件fpga、第一显示器和第二显示器；
6.所述soc与所述fpga通过dpi接口连接，用于通过dpi接口向所述fpga发送视频数据中的任一帧rgb图像；
7.所述fpga，用于通过dpi接口接收所述rgb图像，将所述rgb图像划分为第一图像和第二图像，将所述第一图像对应的第一rgb数据转换为第一lvds数据，并通过第一lvds接口发送所述第一lvds数据；以及将所述第二图像对应的第二rgb数据转换为第二lvds数据，并通过第二lvds接口发送所述第二lvds数据；
8.所述第一显示器与所述fpga通过第一lvds接口连接，用于通过第一lvds接口接收所述第一lvds数据，并根据所述第一lvds数据显示所述第一图像；
9.所述第二显示器与所述fpga通过第二lvds接口连接，用于通过第二lvds接口接收所述第二lvds数据，并根据所述第二lvds数据显示所述第二图像。
10.第二方面，本实用新型实施例提供了一种车辆，包括如第一方面所述的车机显示设备。
11.本实用新型实施例提供的车机显示设备和车辆，fpga可以通过dpi接口接收soc发送的rgb图像，将rgb图像划分为第一图像和第二图像。而且fpga还能分别将两张图像对应的rgb数据分别转换为lvds数据，并分别向两个显示器发送lvds数据，以使得两个显示器分别显示第一图像和第二图像。由此实现了将从fpga的一个输入接口接收的数据，分配到不同的显示器中显示，即实现了在车机显示设备上多屏显示。
12.当然，实施本实用新型的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
13.为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例
或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
14.图1为本实用新型实施例提供的一种车机显示设备的结构示意图；
15.图2为本实用新型实施例提供的一种rgb图像的示例性示意图；
16.图3为本实用新型实施例提供的另一种车机显示设备的结构示意图；
17.图4为本实用新型实施例提供的一种jeida格式的示例性示意图；
18.图5为本实用新型实施例提供的一种vesa格式的示例性示意图；
19.图6为本实用新型实施例提供的一种vesa信号的时序图的示例性示意图；
20.图7为本实用新型实施例提供的另一种车机显示设备的结构示意图。
21.图8为本实用新型实施例提供的一种视频时序图的示例性示意图。
具体实施方式
22.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员基于本技术所获得的所有其他实施例，都属于本实用新型保护的范围。
23.为了在车机显示设备上多屏显示，参见图1，本实用新型实施例提供了一种车机显示设备，包括：系统级芯片(system on chip，soc)101、现场可编程门器件(field programmable gate array，fpga)102、第一显示器103和第二显示器104。
24.soc 101与fpga 102通过显示像素接口(direct programming interface，dpi)连接，用于通过dpi接口向fpga 102发送视频数据中的任一帧rgb图像。其中，rgb表示红(red，r)、绿(green，g)和蓝(blue，b)三个颜色通道。视频数据中的rgb图像可按照播放顺序依次发送至fpga 102。
25.fpga 102，用于通过dpi接口接收rgb图像，将rgb图像划分为第一图像和第二图像，将第一图像对应的第一rgb数据转换为第一lvds数据，并通过第一lvds接口发送第一lvds数据，将第二图像对应的第二rgb数据转换为第二lvds数据，并通过第二lvds接口发送第二lvds数据。
26.第一显示器103与fpga 102通过第一lvds接口连接，用于通过第一lvds接口接收第一lvds数据，并根据第一lvds数据显示第一图像。
27.第二显示器104与fpga 102通过第二lvds接口连接，用于通过第二lvds接口接收第二lvds数据，并根据第二lvds数据显示第二图像。
28.在本实用新型实施例中，上述第一图像和第二图像可以为soc 101中处理的不同视频数据中的图像帧，soc 101将不同视频数据中的两个图像帧拼接形成一帧rgb图像。
29.本实用新型实施例提供的车机显示设备中，fpga可以通过dpi接口接收soc发送的rgb图像，将rgb图像划分为第一图像和第二图像。而且fpga还能分别将两张图像对应的rgb数据分别转换为lvds数据，并分别向两个显示器发送lvds数据，以使得两个显示器分别显示第一图像和第二图像。由此实现了将从fpga的一个输入接口接收的数据，分配到不同的显示器中显示，即实现了在车机显示设备上多屏显示。
30.需要说明的是，本实用新型实施例中的“第一”和“第二”仅用于区分，不用于对模块或数据进行限定。例如，第一lvds接口和第二lvds接口中的“第一”和“第二”仅用于区分两个lvds接口。第一lvds接口和第二lvds接口可以为同一种lvds接口，也可以为不同种类的lvds接口，本实用新型实施例对此不作具体限定。例如，lvds接口包括两种类型，其数据信号格式分别为符合视频电子标准协会(video electronics standards association，vesa)的vesa标准和符合日本电子工业发展协会(japanese electronics industry development association，jeida)的jeida标准。
31.在本实用新型实施例中，soc 101还用于：在通过dpi接口向fpga 102发送视频数据中的任一项rgb图像之前，获取第一视频和第二视频，再将第一视频的每一帧第一图像分别与第二视频的相应时刻的每一帧第二图像拼接，得到初始rgb图像。然后将初始rgb图像的rgb数据按照指定rgb格式转换，得到rgb图像。其中，指定rgb格式的rgb数据中每个像素点所占bit位多于初始rgb格式的rgb数据中每个像素点所占bit位。
32.在拼接时，soc 101可以按照视频帧的播放顺序，将每个第一图像与每个第二图像一一对应拼接。
33.例如，如图2所示，第一图像的分辨率为1920*720，表示第一图像的长度为1920个像素点，宽度为720个像素点。第二图像的分辨率为800*480，表示第二图像的长度为800个像素点，宽度为480个像素点。由第一图像和第二图像拼接而成的rgb图像分辨率为(1920 800)*720＝2720*720。
34.例如，rgb数据的初始rgb格式可以为rgb555格式，rgb555格式的rgb数据中，每个像素点通过16个比特(bit)＝2个字节(byte)＝1个字(word)表示，即每个像素点占16个bit位。一个像素点的rgb数据中，三个颜色通道分别用5个bit表示，且最高位为空，一个像素点的rgb555格式的rgb数据从高位到低位排列如下：
35.x r0 r1 r2 r3 r4 g0 g1 g2 g3 g4 b0 b1 b2 b3 b4
36.其中，x表示空，r0～r4表示该像素点红色通道的颜色值，g0～g4表示该像素点绿色通道的颜色值，b0～b4表示该像素点蓝色通道的颜色值。
37.又例如，rgb数据的初始rgb格式可以为rgb24格式，rgb24格式的rgb数据中，每个像素点通过24个bit＝3个byte表示，即每个像素点占24个bit位。一个像素点的rgb数据中，三个颜色通道分别用8个bit表示，一个像素点的rgb24格式的rgb数据从高位到低位排列如下：
38.r0 r1 r2 r3 r4 r5 r6 r7 g0 g1 g2 g3 g4 g5 g6 g7 b0 b1 b2 b3 b4 b5 b6 b7
39.其中，r0～r7表示该像素点红色通道的颜色值，g0～g7表示该像素点绿色通道的颜色值，b0～b7表示该像素点蓝色通道的颜色值。
40.示例性的，指定rgb格式可以为rgb888格式，rgb888格式的rgb数据中，每个像素点通过24bit表示，即每个像素点占24个bit位，且每个颜色通道的颜色值通过8个bit表示。
41.在本实用新型实施例中，soc 101在将rgb图像的rgb数据由初始rgb格式转换为指定rgb格式时，可采用量化补偿法。
42.基于此，soc 101具体用于：将初始rgb格式的rgb数据填充至指定rgb格式的高位。在填充后，若指定rgb格式的各bit位没有填充完整，则利用初始rgb格式的rgb数据的低bit
位填充。若利用初始rgb格式的rgb数据的低bit位填充后，指定rgb格式的各bit位仍没有填充完整，则利用该rgb数据进行循环补偿。
43.例如，rgb555格式的rgb数据为“x r0 r1 r2 r3 r4 g0 g1 g2 g3 g4 b0 b1 b2 b3 b4”，将该rgb数据由rgb555格式转换为rgb888格式，得到“{r0 r1 r2 r3 r4 r2 r3 r4}{g0 g1 g2 g3 g4 g2 g3 g4}{b0 b1 b2 b3 b4 b2 b3 b4}”。
44.例如，rgb332格式的rgb数据为“r2 r1 r0 g2 g1 g0 b1 b0”，将该rgb数据由rgb332格式转换为rgb888格式，得到“{r2 r1 r0 r2 r1 r0 r2 r1}{g2 g1 g0 g2 g1 g0 g2 g1}{b1 b0 b1 b0 b1 b0 b1 b0}”。
45.本实用新型实施例中，将rgb数据转换为统一的指定格式进行传输，能够提高数据的传输效率。
46.在本实用新型实施例中，dpi接口包括：dpi数据通道、时钟(clock，clk)通道、列同步通道、行同步通道和数据使能(data enable，de)通道。其中，clk通道用于传输dpi时钟信号，dpi时钟信号用于决定在什么时间传输数据，保证各像素点对应的该组rgb数据的传输顺序，从而提高数据传输的准确性；列同步通道用于传输列同步信号，列同步信号用于计数获得当前传输的像素点在图像中的列号，即当前传输的rgb图像的像素列；行同步通道用于传输行同步信号，行同步信号用于计数获得当前传输的像素点在图像中的行号，即当前传输的rgb图像的像素行，根据获得的行号(像素行)和列号(像素列)确定当前传输的像素点的位置；数据使能通道用于传输数据使能信号，用于控制信号传输和关闭传输。
47.在本实用新型实施例中，dpi数据通道包括d0～d11通道，soc 101通过dpi接口向fpga 102发送视频数据中的任一帧rgb图像时，采用时钟双沿采样模式，时钟信号的上升沿和下降沿分别对应的d0～d11通道传输的rgb数据如表一所示。
48.表一
49.dpi数据通道上升沿下降沿d0g4b0d1g5b1d2g6b2d3g7b3d4r0b4d5r1b5d6r2b6d7r3b7d8r4g0d9r5g1d10r6g2d11r7g3
50.在本实用新型实施例中，一个像素点用一组rgb数据表示，例如，一个像素点的rgb555格式的rgb数据从高位到低位排列如下：
51.x r0 r1 r2 r3 r4 g0 g1 g2 g3 g4 b0 b1 b2 b3 b4
52.soc 101的dpi接口的各通道与fpga 102的dpi接口的各通道一一对应，用于发送
一组rgb数据的各个bit位。例如，表一中，soc 101的发送的时钟信号处于上升沿时，d0通道发送的是g4数据，相应的，fpga 102接收的时钟信号处于上升沿时，d0通道接收的是g4数据。
53.在本实用新型实施例中，如图3所示，fpga 102包括：dpi接口、接收单元1021、第一寄存器(buffer)1022和第二寄存器1023。
54.接收单元1021与soc 101通过dpi接口连接，用于：通过dpi接口接收soc 101发送的rgb图像，并从rgb图像中确定第一图像的第一rgb数据和第二图像的第二rgb数据；
55.接收单元1021与第一寄存器1022连接，将第一图像对应的第一rgb数据存入第一寄存器1022；
56.接收单元1021还与第二寄存器1023连接，将第二图像对应的第二rgb数据存入第二寄存器1023。
57.其中，一个像素点用一组rgb数据表示；且第一图像的第一rgb数据用于表示组成第一图像的所有像素点的rgb数据的集合，第二图像的第二rgb数据用于表示组成第二图像的所有像素点的rgb数据的集合。因此在本实用新型实施例中，第一rgb数据包括多组rgb数据，第一rgb数据中每组rgb数据用于表示第一图像中的一个像素点；第二rgb数据包括多组rgb数据，第二rgb数据中每组rgb数据用于表示第二图像中的一个像素点。例如，以rgb数据的格式为rgb888格式为例，每组rgb数据包括24个bit，且这24个bit表示一个像素点三个通道的颜色值。
58.可选的，第一寄存器1022和第二寄存器1023可以为不同的寄存器，也可以为相同的寄存器。在第一寄存器1022和第二寄存器1023为同一个寄存器时，第一rgb图像在寄存器中的缓存单元与第二rgb图像在寄存器中的缓存单元不同。
59.如图3所示，fpga 102具有第一转换单元1024和第二转换单元1025。
60.第一转换单元1024与第一寄存器1022连接，用于从第一寄存器1022中读取第一rgb数据；
61.第一转换单元1024还与第一显示器103通过第一lvds接口连接，还用于将第一rgb数据按照第一lvds格式通过第一lvds接口发送给第一显示器103。
62.第二转换单元1025与第二寄存器1023连接，用于从第二寄存器1023中读取第二rgb数据；
63.第二转换单元1025还与第二显示器104通过第二lvds接口连接，还用于将第二rgb数据按照第二lvds格式通过第二lvds接口发送给第二显示器104。
64.本实用新型实施例中，fpga能够将不同图像的rgb数据存入不同的存储器中，提高数据存储的有序性，以便在将rgb数据转换为lvds数据时，可以从不同的缓存单元中读取不同图像的rgb数据，提高数据转换的效率。
65.在本实用新型实施例中，fpga 102的dpi接口包括列同步通道、行同步通道。
66.基于此，接收单元1021连接列同步通道，具体用于接收列同步通道的信号，根据列同步通道的信号确定当前传输的rgb图像的像素列；
67.接收单元1021连接行同步通道，具体用于接收行同步通道的信号，根据行同步通道的信号确定当前传输的rgb图像的像素行。
68.由于像素点的像素行表示像素点处于rgb图像的行数，像素列表示像素点处于rgb
图像的列数。且第一指定范围为第一图像在rgb图像中所占范围，第二指定范围为第二图像在rgb图像中所占范围。因此针对rgb图像的每个像素点，若像素点的行数和列数属于第一指定范围，则确定该像素点属于第一图像，并确定该像素点对应的一组rgb数据为第一rgb数据。若像素点的行数和列数属于第二指定范围，则确定该像素点属于第二图像，并确定该像素点对应的一组rgb数据为第二rgb数据。
69.例如，如图2所示，第一指定范围为1920*720，即将像素行不超过1920且像素列不超过720的像素点对应的rgb数据作为第一rgb数据。第二指定范围为[1921,2720]*480，即将像素行属于[1921,2720]且像素列不超过480的像素点对应的rgb数据作为第二rgb数据。
[0070]
本实用新型实施例中，fpga能够按照像素点在rgb图像中的位置，确定每个像素点所属的图像，从而将rgb图像拆分为第一图像和第二图像，以便后续在不同的显示器中显示第一图像和第二图像。
[0071]
本实用新型实施例中，dpi接口还包括dpi时钟通道和dpi数据通道。
[0072]
基于此，接收单元1021连接dpi时钟通道，具体用于通过dpi时钟通道接收时钟信号；
[0073]
接收单元1021连接dpi数据通道，具体用于在时钟信号的一个时钟周期内，通过dpi数据通道接收soc 101发送的当前传输的像素点对应的该组rgb数据。
[0074]
由于dpi时钟通道的一个时钟周期内，dpi数据通道传输的是一组rgb数据，同时根据该组rgb数据对应的像素点的像素行和像素列，可以确定该组rgb数据是第一rgb数据还是第二rgb数据，并将其存入所属的图像对应的寄存器。
[0075]
在本实用新型实施例中，第一lvds接口可以为vesa接口或者jeida接口，第二lvds接口可以为vesa接口或者jeida接口，同样地，第一lvds格式和第二lvds格式均可以为vesa格式或者jeida格式，第一lvds格式和第二lvds格式可以相同也可以不同。
[0076]
lvds接口包括lvds时钟通道(clk)和4个lvds数据通道(txout0～txout3)。其中，lvds时钟通道用于传输时钟信号。每个lvds数据通道通过一对(即两条)差分数据线传输串行的信号，每个lvds数据通道在一个时钟周期传输7个bit的数据。
[0077]
如图4所示，图4为通过jeida接口传输的一个像素点对应的jeida格式的数据，图4中clk下方的折线表示一个信号周期的lvds时钟通道传输的时钟信号，txout0～txout3对应的数据分别表示lvds数据通道在一个时钟周期传输的数据。
[0078]
如图5所示，图5为通过vesa接口传输的一个像素点对应的vesa格式的数据，图5中clk下方的折线表示一个信号周期的lvds时钟通道传输的时钟信号，txout0～txout3对应的数据分别表示lvds数据通道在一个时钟周期传输的数据。
[0079]
在本实用新型实施例中，图4和图5中的de表示数据使能。vs表示垂直同步(vertical synchronization，vsync)，即列同步信号，hs表示行同步(horizonal synchronization，hsync)，即行同步信号，xx表示空。
[0080]
例如，图6为通过vesa接口传输的信号的时序图。r_0[i](n)表示第n个像素点rgb888格式的rgb数据中的ri数据，以此类推，i＝0,1,2,
…
,7。g_0[i](n)表示第n个像素点rgb888格式的rgb数据中的gi数据，以此类推，i＝0,1,2,
…
,7。b_0[i](n)表示第n个像素点rgb888格式的rgb数据中的bi数据，以此类推，i＝0,1,2,
…
,7。
[0081]
本实用新型实施例能够在不同的显示器中显示不同的图像数据，且不同的显示器
显示的图像数据的分辨率可以不同，由此实现了多屏显示分辨率不同的画面。可选的，第一图像和第二图像的分辨率可以相同或者不同，本实用新型实施例对此不作具体限定。
[0082]
在本实用新型实施例中，fpga 102与第一显示器103之间以及fpga 102与第二显示器104之间，还可以通过串行芯片和解串芯片连接。
[0083]
具体的，如图7所示，本实用新型实施例提供的车机显示设备的第一lvds接口具有第一串行芯片(serializer)105和第一解串芯片(deserializer)106。
[0084]
第一串行芯片105与第一转换单元1024连接，用于接收第一转换单元1024发送的第一lvds数据，将第一lvds数据转换为第一串行数据，并将第一串行数据发送给第一解串芯片106；
[0085]
第一解串芯片106与第一串行芯片105连接，用于接收第一串行芯片105发送的第一串行数据，并将第一串行数据还原成第一lvds数据；
[0086]
第一解串芯片106与第一显示器103连接，用于向第一显示器103发送还原后的第一lvds数据。
[0087]
相应的，车机显示设备的第二lvds接口具有第二串行芯片107和第二解串芯片108；
[0088]
第二串行芯片107与第二转换单元1025连接，用于接收第二转换单元1025发送的第二lvds数据，将第一lvds数据转换为第二串行数据，并将第二串行数据发送给第二解串芯片108；
[0089]
第二解串芯片108与第二串行芯片107连接，用于接收第二串行芯片107发送的第二串行数据，并将第二串行数据还原成第二lvds数据；
[0090]
第二解串芯片108与第二显示器104连接，用于向第二显示器104发送还原后的第二lvds数据。
[0091]
在本实用新型实施例中，第一串行芯片105与第一解串芯片106可以通过车内线缆连接，第二串行芯片107与第二解串芯片108可以通过车内线缆连接，车内线缆可以是差分双绞线。通过在fpga和显示器之间添加串行芯片和解串芯片，能够提升lvds数据的传输距离，减少显示器位置对于多屏显示的限制。
[0092]
在本实用新型实施例中传输的图像为视频帧图像的情况下，显示器基于接收到的视频帧图像播放视频，如图8所示，图8为本实用新型实施例提供的视频的同步时序图。
[0093]
图8中，第一行折线表示vsync(vertical synchronization signal，垂直同步信号场同步)信号。第二行折线表示hsync(horizontal synchronization signal，水平同步信号)信号，vsync信号和hsync信号用于表示传输的lvds数据表示的像素点在图像中的位置。第三行折线表示enable(使能)，enable用于控制信号的输入和输出。第四行折线表示dck(data clock，数据时钟)信号。
[0094]
其中，1frame表示传输一帧图像。传输一帧图像帧时，包含vbp(vertical back porch，垂直后沿)、vact(vertical active，垂直有效区)和vfp(vertical front porch，垂直前沿)。其中，vbp表示在垂直同步周期之后图像帧开头时的无效行数。vbp包括vlw(vertical low pulse width，垂直同步脉宽)和vbp。vlw表示显示一行像素点的时间。vact表示图像帧高度。vfp表示本次传输的图像帧输出结束到下一帧垂直同步周期开始之前的无效行数。
[0095]
图8中的“zoom in”表示将hsync信号、enable信号和dck信号的折线各取同一时段放大，放大后的折线如“zoom in”下方所示。
[0096]
1h(1line time)表示hsync信号的线时间，1h包括hbp(horizontal back porch，水平后沿)、hact(horizontal active，水平有效区)和hfp(horizontal front porch水平前沿)。其中，hbp表示在每行或每列的像素数据开始输出时要插入的像素时钟周期数，hact表示图像帧宽度，hfp表示在每行或每列的像素数据结束到行时钟输出脉冲之间的像素时钟周期数。hbp包括hlw(horizontal low pulse width，水平同步脉宽)和hbp，hlw表示像素时钟周期。hbp时段在enable信号对应dtst(data transfer startup time，数据传输启动时间)。db表示传输的像素数据，vaid data表示有效数据。可选的，上述像素数据为像素点的lvds数据。
[0097]
以下对本实用新型实施例的功能特性进行说明：
[0098]
本实用新型实施例中，对于fpga 102的dpi接口输入的rgb数据，时钟频率可以为120兆赫兹(mega hertz，mhz)，rgb数据对应的图像的分辨率可以为2720*720@60hz。其中，60为显示器的刷新率。
[0099]
对于fpga 102的lvds接口输出的lvds数据，时钟频率可以为100mhz，lvds数据对应的图像的分辨率可以包括1920*720@60hz和800*480@60hz，即支持同时输出两种不同视频格式的视频。
[0100]
本实用新型实施例中，上述dpi接口的各通道(即管脚)传输的信号名称、传输的数据、对应fpga管脚位置以及输入输出(input output，io)标准如表二所示。
[0101]
表二
[0102][0103][0104]
其中，rst_n表示复位(reset)信号，复位信号在低电平时有效。soc 101还用于通过rst_n通道向fpga 102发送复位信号，控制fpga复位。
[0105]
可选的，fpga 102还可以通过状态(status)管脚连接于soc 101，fpga 102还用于通过status管脚向soc发送fpga 102的状态。
[0106]
参见表三，以下以第一图像数据的分辨率为1920*720，第二图像的分辨率为800*480为例，对第一lvds接口管脚和第二lvds接口管脚进行说明。
[0107]
表三
[0108][0109][0110]
本实用新型实施例提供了一种车辆，包括如上述任一项车机显示设备。
[0111]
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的、物品或者设备中还存在另外的相同要素。
[0112]
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于车辆实施例而言，由于其基本相似于车机显示设备实施例，所以描述的比较简单，相关之处参见车机显示设备实施例的部分说明即可。
[0113]
以上所述仅为本实用新型的较佳实施例，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。