移位寄存器单元及其控制方法、栅极驱动电路与流程

技术特征：
1.一种移位寄存器单元，包括：第一输入电路，连接第一控制信号端、电源信号端和所述移位寄存器单元的上拉节点，被配置为在所述第一控制信号端的信号控制下将所述电源信号端的电位提供至所述上拉节点；第一复位电路，连接第二控制信号端、所述电源信号端、参考信号端、所述上拉节点和所述移位寄存器单元的下拉节点，被配置为在所述第二控制信号端的信号的控制下将所述电源信号端的电位提供至所述下拉节点并将所述参考信号端的电位提供至所述上拉节点；第二输入电路，连接输入信号端、第三控制信号端、时钟信号端和所述上拉节点，被配置为在所述第三控制信号端和所述时钟信号端的控制下将所述输入信号端的电位提供至所述上拉节点；第二复位电路，连接至所述时钟信号端、所述输入信号端、所述电源信号端和所述下拉节点，被配置为在所述时钟信号端和所述输入信号端的控制下控制所述下拉节点的电位；输出电路，连接所述上拉节点、所述下拉节点、所述电源信号端、所述参考信号端和所述输出信号端，被配置为在所述上拉节点的电位的控制下将所述电源信号端的信号提供至所述输出信号端，以及在所述下拉节点的电位的控制下将所述参考信号端的电位提供至所述输出信号端；以及控制电路，连接所述上拉节点和所述下拉节点，被配置为根据所述上拉节点的电位来下拉所述下拉节点的电位，以及根据所述下拉节点的电位来下拉所述上拉节点的电位。2.根据权利要求1所述的移位寄存器单元，其中，所述第二复位电路还被配置为在所述时钟信号端和所述输入信号端的控制下将所述电源信号端与所述下拉节点电隔离。3.根据权利要求1所述的移位寄存器单元，其中，所述第二输入电路包括：第一晶体管，所述第一晶体管的栅极连接所述时钟信号端，所述第一晶体管的第一极连接所述输入信号端；第二晶体管，所述第二晶体管的栅极连接所述第三控制信号端，所述第二晶体管的第一极连接所述第一晶体管的第二极，所述第二晶体管的第二极连接所述上拉节点。4.根据权利要求3所述的移位寄存器单元，其中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述第一晶体管的栅极连接所述第一时钟信号端，所述第二输入电路还包括：第三晶体管，所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述第二时钟信号端；第四晶体管，所述第四晶体管的栅极连接所述第三控制信号端，所述第四晶体管的第一极连接所述第三晶体管的第二极；第一电容，所述第一电容的第一端连接所述上拉节点，所述第一电容的第二端连接所述第四晶体管的第二极。5.根据权利要求2所述的移位寄存器单元，其中，所述时钟信号端包括第一时钟信号端和第二时钟信号端，所述第二复位电路包括：第五晶体管，所述第五晶体管的栅极连接所述第二时钟信号端，所述第五晶体管的第一极连接所述电源信号端；第六晶体管，所述第六晶体管的栅极连接所述输入信号端，所述第六晶体管的第一极
连接所述第二时钟信号端，所述第六晶体管的第二极连接所述第五晶体管的第二极；第七晶体管，所述第七晶体管的栅极连接所述第五晶体管的第二极，所述第七晶体管的第一极连接所述第一时钟信号端；第八晶体管，所述第八晶体管的栅极连接所述第一时钟信号端，所述第八晶体管的第一极连接所述第七晶体管的第二极，所述第八晶体管的第二极连接所述下拉节点；第二电容，所述第二电容的第一端连接所述第七晶体管的栅极，所述第二电容的第二端连接所述第七晶体管的第二极。6.根据权利要求5所述的移位寄存器单元，其中，所述第二复位电路还包括：第九晶体管，所述第九晶体管的栅极连接所述第二控制信号端，所述第九晶体管的第一极连接所述电源信号端，所述第九晶体管的第二极连接所述第五晶体管的第二极。7.根据权利要求4所述的移位寄存器单元，其中，所述输出电路包括：第十晶体管，所述第十晶体管的栅极连接所述上拉节点，所述第十晶体管的第一极连接所述电源信号端，所述第十晶体管的第二极连接所述输出信号端；第十一晶体管，所述第十一晶体管的栅极连接所述下拉节点，所述第十一晶体管的第一极连接所述参考信号端，所述第十一晶体管的第二极连接所述输出信号端；第三电容，所述第三电容的第一端连接所述上拉节点，所述第三电容的第二端连接所述输出信号端；第四电容，所述第四电容的第一端连接所述下拉节点，所述第四电容的第二端连接所述参考信号端。8.根据权利要求1所述的移位寄存器单元，其中，所述第一复位电路包括：第一复位子电路，连接所述第二控制信号端、所述参考信号端和所述上拉节点，被配置为在所述第二控制信号端的信号的控制下将所述参考信号端的电位提供至所述上拉节点；第二复位子电路，连接所述第二控制信号端、所述电源信号端和所述下拉节点，被配置为在所述第二控制信号端的信号的控制下将所述电源信号端的电位提供至所述下拉节点。9.根据权利要求8所述的移位寄存器单元，其中，所述第一复位子电路包括：第十二晶体管，所述第十二晶体管的栅极连接所述第二控制信号端，所述第十二晶体管的第一极连接所述参考信号端，所述第十二晶体管的第二极连接所述上拉节点。10.根据所述权利要求8所述的移位寄存器单元，所述第一复位子电路包括：第十三晶体管，所述第十三晶体管的栅极连接所述第二控制信号端，所述第十三晶体管的第一极连接所述参考信号端；以及第十四晶体管，所述第十四晶体管的栅极连接所述第二控制信号端，所述第十四晶体管的第一极连接所述第十三晶体管的第二极，所述第十四晶体管的第二极连接所述上拉节点。11.根据权利要求8所述的移位寄存器单元，其中，所述第二复位子电路包括：第十五晶体管，所述第十五晶体管的栅极连接所述第二控制信号端，所述第十五晶体管的第一极连接所述电源信号端，所述第十五晶体管的第二极连接所述下拉节点。12.根据权利要求1所述的移位寄存器单元，其中，所述第一输入电路包括：第十六晶体管，所述第十六晶体管的栅极连接所述第一控制信号端，所述第十六晶体管的第一极连接所述电源信号端，所述第十六晶体管的第二极连接所述上拉节点。
13.根据权利要求1所述的移位寄存器单元，其中，所述控制电路包括：第一控制子电路，连接所述上拉节点、所述下拉节点和所述参考信号端，被配置为在所述下拉节点的电位的控制下将所述参考信号端的电位提供至所述上拉节点；第二控制子电路，连接所述上拉节点、所述下拉节点和所述参考信号端，被配置为在所述上拉节点的电位的控制下将所述参考信号端的电位提供至所述下拉节点。14.根据权利要求13所述的移位寄存器单元，其中，所述第一控制子电路包括：第十七晶体管，所述第十七晶体管的栅极连接所述下拉节点，所述第十七晶体管的第一极连接所述参考信号端，所述第十七晶体管的第二极连接所述上拉节点。15.根据权利要求13所述的移位寄存器单元，其中，所述第一控制子电路包括：第十八晶体管，所述第十八晶体管的栅极连接所述下拉节点，所述第十八晶体管的第一极连接所述参考信号端；第十九晶体管，第十九晶体管的栅极连接所述下拉节点，所述第十九晶体管的第一极连接所述第十八晶体管的第二极，所述第十九晶体管的第二极连接所述上拉节点。16.根据权利要求13所述的移位寄存器单元，其中，所述第二控制子电路包括第二十晶体管，所述第二十晶体管的栅极连接所述上拉节点，所述第二十晶体管的第一极连接所述参考信号端，所述第二十晶体管的第二极连接所述下拉节点。17.根据权利要求13所述的移位寄存器单元，其中，所述第二控制子电路包括：第二十一晶体管，所述第二十一晶体管的栅极连接所述上拉节点，所述第二十一晶体管的第一极连接所述参考信号端；第二十二晶体管，所述第二十二晶体管的栅极连接所述上拉节点，所述第二十二晶体管的第一极连接所述第二十一晶体管的第二极，所述第二十二晶体管的第二极连接所述下拉节点。18.根据权利要求1至17中任一项所述的移位寄存器单元，其中，所述第一复位电路的第一复位子电路包括第十三晶体管和第十四晶体管，所述控制电路的第一控制子电路包括第十八晶体管和第十九晶体管，所述移位寄存器单元还包括：第二十三晶体管，所述第二十三晶体管的栅极连接所述上拉节点，所述第二十三晶体管的第一极连接所述电源信号端，所述第二十三晶体管的第二极连接所述第十三晶体管的第二极、所述第十四晶体管的第一极、所述第十八晶体管的第二极和所述第十九晶体管的第一极。19.根据权利要求1至17中任一项所述的移位寄存器单元，还包括：负载电路，所述输出电路通过所述负载电路连接至所述移位寄存器单元的输出信号端。20.一种栅极驱动电路，包括多级级联的如权利要求1至19中任一项所述的移位寄存器单元。21.根据权利要求20所述的栅极驱动电路，其中，每个移位寄存器单元的第一控制信号端连接为接收第一控制信号，第二控制信号端连接为接收第二控制信号，第三控制信号端连接为接收第三控制信号；第n级移位寄存器单元的输入信号端连接第n-x级移位寄存器单元的输出信号端，其中n为大于1的整数，x为大于或等于1的整数；第n-x级移位寄存器单元的第一时钟信号端连接为接收第一时钟信号，第n-x级移位寄
存器单元的第二时钟信号端连接为接收第二时钟信号；第n级移位寄存器单元的第一时钟信号端连接为接收第二时钟信号，第n级移位寄存器单元的第二时钟信号端连接为接收第一时钟信号。22.一种如权利要求1至19中任一项所述的移位寄存器单元的控制方法，包括：在第一阶段，第一输入电路在第一控制信号端的信号控制下将电源信号端的电位提供至上拉节点，上拉节点的电位使输出电路将所述电源信号端的信号提供至输出信号端并使控制电路将下拉节点的电位下拉，第一复位电路在第二控制信号端的信号的控制下将所述电源信号端的电位提供至下拉节点并将参考信号端的电位提供至所述上拉节点，下拉节点的电位使输出电路将所述参考信号端的信号提供至所述输出信号端并使控制电路下拉所述上拉节点的电位；在第二阶段，第二输入电路在第三控制信号端和时钟信号端的控制下将输入信号端的电位提供至所述上拉节点，上拉节点的电位使输出电路将所述电源信号端的信号提供至输出信号端并使控制电路将下拉节点的电位下拉，第二复位电路在所述时钟信号端、所述输入信号端和所述电源信号端的信号的控制下上拉所述下拉节点的电位，下拉节点的电位使输出电路将所述参考信号端的信号提供至所述输出信号端并使控制电路下拉所述上拉节点的电位。23.根据权利要求22所述的方法，还包括：在第一阶段，第二复位电路在所述时钟信号端和所述输入信号端的控制下将所述电源信号端与所述下拉节点电隔离。

技术总结
提供一种移位寄存器单元及其控制方法、栅极驱动电路，该移位寄存器单元包括：第一输入电路，用于在第一控制信号端的控制下将电源信号端的电位提供至上拉节点；第一复位电路，用于在第二控制信号端的控制下将电源信号端的电位提供至下拉节点并将参考信号端的电位提供至上拉节点；第二输入电路，用于在第三控制信号端和时钟信号端的控制下将输入信号端电位提供至上拉节点；第二复位电路，用于在时钟信号端和输入信号端的控制下控制下拉节点的电位；输出电路；以及控制电路。以及控制电路。以及控制电路。


技术研发人员：袁粲 李永谦 张大成
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2021.10.26
技术公布日：2022/1/6