一种低功耗自偏置高稳定性带隙基准电路的制作方法

技术特征：
1.一种低功耗自偏置高稳定性带隙基准电路，其特征在于，包括：启动电路，用于产生启动信号，完成带隙基准电路的启动工作；电流产生电路，用于向带隙基准核心电路提供偏置电流，所述偏置电流由带隙基准电路自身产生的基准电压v
ref
产生的基准电流源提供；带隙基准核心电路，采用共源共栅
‑
米勒补偿电路以提高带隙基准的稳定性。2.根据权利要求1所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述带隙基准核心电路包括晶体管m2、晶体管m5、晶体管m6、晶体管m7、晶体管m8、晶体管m9、晶体管m10、晶体管m11、晶体管q1、晶体管q2、晶体管q3、电阻r1、电阻r2以及补偿电容c；所述晶体管m5的栅极和晶体管m6的栅极相连，所述晶体管m5的源极和晶体管m6的源极均接地；所述晶体管m5的漏极分别与晶体管m7的源极、晶体管q1的集电极、补偿电容c的一端相连，所述晶体管m6的漏极分别与晶体管q2的集电极、晶体管m8的源极相连；所述晶体管m7的栅极与晶体管m8的栅极相连，所述晶体管m7的漏极分别与晶体管m9的栅极、晶体管m10的漏极相连，所述晶体管m8的漏极与晶体管m11的漏极相连；所述晶体管m9的源极、晶体管m10的源极以及晶体管m11的源极均与电源电压v
dd
相连，所述晶体管m10的栅极分别与晶体管m11的栅极、晶体管m11的漏极及晶体管m8的漏极相连，所述晶体管m9的漏极分别与晶体管m2的源极以及补偿电容c的另外一端相连；所述晶体管q1的发射极与晶体管q2的发射极于节点f处汇合，且晶体管m2的漏极与节点f相连；所述晶体管q1的基极分别与电阻r2的一端、晶体管q3的发射极相连，所述电阻r2的另一端分别与电阻r1的一端、晶体管q2的基极相连，所述电阻r1的另一端与基准电压v
ref
相连；所述晶体管q3的基极、集电极均接地；所述晶体管q1的基极为带隙基准电路的第一箝位匹配端，其与负反馈控制电路的第一反馈检测输入端a相连；所述晶体管q2的基极为带隙基准的第二箝位匹配端，其与负反馈控制电路的第二反馈检测输入端b相连。3.根据权利要求2所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述晶体管m5、晶体管m6均选用nmos晶体管，所述晶体管m2、晶体管m7、晶体管m8、晶体管m9、晶体管m10、晶体管m11均选用pmos晶体管，所述晶体管q1、晶体管q2、晶体管q3均选用pnp型双极晶体管。4.根据权利要求1所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述启动电路包括晶体管m12、晶体管m13、晶体管m14、晶体管m15、晶体管m16、晶体管m17、晶体管m18、晶体管m19；所述晶体管m12的源极、晶体管m13的源极均与电源电压v
dd
相连，所述晶体管m12的栅极与晶体管m13的栅极相连，所述晶体管m12的漏极作为启动电路的输出端，并与电流产生电路的启动输入端相连，所述晶体管m13的漏极分别与晶体管m13的栅极、晶体管m14的漏极相连；所述晶体管m14的源极与晶体管m15的源极均接地，所述晶体管m15的栅极与晶体管m14的栅极相连，所述晶体管m15的漏极分别与晶体管m15的栅极、晶体管m19的漏极相连；所述晶体管m16的栅极、晶体管m17的栅极、晶体管m18的栅极、晶体管m19的栅极均接地；所述晶体管m16的源极与电源电压v
dd
相连，所述晶体管m16的漏极与晶体管m17的源极
相连，所述晶体管m17的漏极与晶体管m18的源极相连，所述晶体管m18的漏极与晶体管m19的源极相连。5.根据权利要求4所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述晶体管m14、晶体管m15均选用nmos晶体管，所述晶体管m12、晶体管m13、晶体管m16、晶体管m17、晶体管m18、晶体管m19均选用pmos晶体管。6.根据权利要求1所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述电流产生电路包括晶体管m1、晶体管m3、晶体管m4、晶体管q4、电阻r4、电阻r5；所述晶体管m3的源极、晶体管m4的源极均接地，所述晶体管m4的栅极与晶体管m3的栅极相连，所述晶体管m4的漏极分别与晶体管m4的栅极、电阻r5的一端相连，所述电阻r5的另一端与电阻r4的一端相连，并通过点g为带隙基准核心电路中的晶体管m7的栅极与晶体管m8的栅极提供偏置电压v
bias1
，所述电阻r4的另外一端与晶体管q4的发射极、带隙基准电压v
ref
相连，所述晶体管m3的漏极与晶体管m1的漏极相连；所述晶体管q4的集电极与电源电压v
dd
相连，所述晶体管q4的基极与晶体管m1的栅极、带隙基准核心电路中晶体管m2的源极、晶体管m9的漏极、启动电路中晶体管m12的漏极相连；所述晶体管m1的栅极与晶体管m1的漏极、带隙基准核心电路中晶体管m2的栅极相连。7.根据权利要求6所述的低功耗自偏置高稳定性带隙基准电路，其特征在于，所述晶体管m1选用pmos晶体管，所述晶体管m3、晶体管m4选用nmos晶体管，所述晶体管q4选用npn型双极晶体管。

技术总结
本发明属于微电子技术领域，涉及一种低功耗自偏置高稳定性带隙基准电路。该电路包括：启动电路、电流产生电路和带隙基准核心电路；通过将晶体管M16、晶体管M17、晶体管M18以及晶体管M19四个晶体管进行串联，触发带隙基准核心电路启动工作，相比同尺寸的单个晶体管而言，具有更小的启动电流；在电流产生电路中，利用带隙基准电路自身产生的基准电压V


技术研发人员：代培彦 史江义 张健源
受保护的技术使用者：西安电子科技大学
技术研发日：2021.10.21
技术公布日：2022/1/4