比较电路、半导体装置的制作方法

技术特征：
1.一种比较电路，该比较电路在输入电压超过第一阈值电压时输出第一逻辑电平的输出电压，在所述输入电压低于比所述第一阈值电压要低的第二阈值电压时输出第二逻辑电平的所述输出电压，所述比较电路的特征在于，包括：转换电路，该转换电路将所述输入电压转换成第一电压、以及低于所述第一电压的第二电压；以及逻辑电路，该逻辑电路在所述第一电压超过第三阈值电压时输出所述第一逻辑电平的所述输出电压，在所述第二电压低于比所述第三阈值电压要低的第四阈值电压时输出所述第二逻辑电平的所述输出电压。2.如权利要求1所述的比较电路，其特征在于，所述逻辑电路以比所述输入电压的最大值要低的电源电压进行动作。3.如权利要求1或2所述的比较电路，其特征在于，所述逻辑电路是施密特触发电路，该施密特触发电路包括：所述第二电压被施加到两个栅极电极的每一个、且串联连接的电源侧的两个pmos晶体管；以及所述第一电压被施加到两个栅极电极的每一个、且串联连接在所述两个pmos晶体管与接地之间的两个nmos晶体管，所述第三阈值电压是与所述两个nmos晶体管各自的阈值电压相对应的电压，所述第四阈值电压是与所述两个pmos晶体管各自的阈值电压相对应的电压。4.如权利要求3所述的比较电路，其特征在于，所述转换电路包括：串联连接在施加有所述逻辑电路的电源电压的节点与接地之间的第一电阻至第四电阻，当所述输入电压被施加到所述第二电阻与所述第三电阻的连接点时，所述转换电路在所述第一电阻与所述第二电阻的连接点处生成所述第一电压，并在所述第三电阻与所述第四电阻的连接点处生成所述第二电压。5.如权利要求4所述的比较电路，其特征在于，在所述输入电压未被施加到所述转换电路的情况下，所述第一电阻至所述第四电阻具有使两个所述pmos晶体管的组和两个所述nmos晶体管的组中的任一组截止的电阻值。6.如权利要求1至3中任一项所述的比较电路，其特征在于，所述转换电路包括：第一源极跟随器电路，该第一源极跟随器电路将所述输入电压施加到栅极电极，并从源极电极输出所述第一电压；以及第二源极跟随器电路，该第二源极跟随器电路将所述输入电压施加到栅极电极，并从源极电极输出所述第二电压。7.如权利要求1至6中任一项所述的比较电路，其特征在于，所述转换电路还包括：连接在施加有所述输入电压的节点与接地之间的电阻。8.一种半导体装置，包括：
电源电路，该电源电路根据电源电压生成低于所述电源电压的低电源电压；检测电路，该检测电路以所述低电源电压进行动作，对用于驱动上侧臂的开关元件和下侧臂的开关元件的控制信号进行检测；以及驱动电路，该驱动电路基于所述检测电路的检测结果，驱动所述上侧臂的开关元件和所述下侧臂的开关元件，所述半导体装置的特征在于，所述检测电路包括：比较电路，该比较电路在所述控制信号的电压电平超过第一阈值电压时输出第一逻辑电平的所述检测结果，在所述控制信号的电压电平低于比所述第一阈值电压要低的第二阈值电压时输出第二逻辑电平的所述检测结果，所述比较电路包括：转换电路，该转换电路将所述控制信号的电压电平转换成第一电压、以及低于所述第一电压的第二电压；以及逻辑电路，该逻辑电路在所述第一电压超过第三阈值电压时输出所述第一逻辑电平的所述检测结果，在所述第二电压低于比所述第三阈值电压要低的第四阈值电压时输出所述第二逻辑电平的所述检测结果。

技术总结
比较电路在输入电压超过第一阈值电压时输出第一逻辑电平的输出电压，在所述输入电压低于比所述第一阈值电压要低的第二阈值电压时输出第二逻辑电平的所述输出电压，该比较电路包括：转换电路，其将所述输入电压转换成第一电压和低于所述第一电压的第二电压；以及逻辑电路，其在所述第一电压超过第三阈值电压时输出所述第一逻辑电平的所述输出电压，在所述第二电压低于比所述第三阈值电压要低的第四阈值电压时输出所述第二逻辑电平的所述输出电压。电压。电压。


技术研发人员：赤羽正志
受保护的技术使用者：富士电机株式会社
技术研发日：2020.10.28
技术公布日：2021/12/31