半导体结构及半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。


背景技术：

2.随着超大规模集成电路(vlsi)性能的不断提高、器件尺寸逐渐缩小及器件密度不断增大，工艺节点持续缩小。由于下一代光刻技术——极紫外光刻(extreme ultra-violet，简称euv)的光源功率不足，其投入量产的时间一直被延后，从而193纳米(nm)深紫外(deep ultra-violet，简称duv)浸润式光刻技术不可避免地会被继续使用很长一段时间。但深紫外浸润式光刻技术单次曝光的分辨率大约为38纳米(nm)，要使工艺节点进一步缩小，必须使用新的工艺方法。因此，引入了多种形成图案的材料，所述材料在适当的条件下能够改性，在一定的条件下，改性后的材料与原所述材料具有较大的刻蚀选择比，从而能够形成纳米(nm)尺寸的结构单元的有序图形，形成需要形成的半导体结构的图案。
3.然而，随着半导体技术节点的再一步降低，现有的采用对材料改性作为图案形成的半导体结构的方法有待改善。


技术实现要素：

4.本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善形成半导体结构的方法。
5.为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：待刻蚀层；位于待刻蚀层上的过渡结构，所述过渡结构内具有防扩散离子；位于过渡结构上的牺牲层和改性层，所述牺牲层和改性层相邻。
6.可选的，所述防扩散离子的离子半径大于扩散离子的离子半径。
7.可选的，所述扩散离子包括氢离子或硼离子。
8.可选的，所述过渡结构包括第一过渡层和位于第一过渡层上的硬掩膜层。
9.可选的，所述过渡结构还包括位于硬掩膜层上的第二过渡层。
10.可选的，所述防扩散离子位于所述第一过渡层、硬掩膜层和第二过渡层中的任意一层或多层内。
11.可选的，所述第一过渡层的材料与所述待刻蚀层表面材料的刻蚀选择比不同。
12.可选的，所述第二过渡层的材料与所述硬掩膜层材料的刻蚀选择比不同。
13.可选的，所述待刻蚀层包括衬底和位于衬底上的隔离材料层；所述衬底包括基底和位于基底上的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
14.可选的，所述隔离材料层的材料为低介电常数材料，所述低介电常数材料的介电常数范围为2.5～3.5。
15.可选的，其特征在于，所述牺牲层的材料包括无定形材料。
16.相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供待刻蚀层；在待刻蚀层上形成过渡结构，所述过渡结构内具有防扩散离子；在过渡结构上形成牺牲层；通过离子注入对部分所述牺牲层进行改性，形成改性层。
17.可选的，所述防扩散离子的离子半径大于扩散离子的离子半径。
18.可选的，所述扩散离子包括氢离子或硼离子。
19.可选的，所述过渡结构包括第一过渡层和位于第一过渡层上的硬掩膜层。
20.可选的，所述过渡结构还包括位于硬掩膜层上的第二过渡层。
21.可选的，所述防扩散离子位于所述第一过渡层、硬掩膜层和第二过渡层中的任意一层或多层内。
22.可选的，所述第一过渡层的材料与所述待刻蚀层表面材料的刻蚀选择比不同。
23.可选的，所述第二过渡层的材料与所述硬掩膜层材料的刻蚀选择比不同。
24.可选的，在所述过渡结构内掺入防扩散离子的工艺包括离子注入工艺或原位掺杂工艺。
25.可选的，所述牺牲层的材料包括无定形材料。
26.可选的，所述待刻蚀层包括衬底和位于衬底上的隔离材料层；所述衬底包括基底和位于基底上的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
27.可选的，对部分所述牺牲层进行离子注入的注入离子包括硼离子、氮离子或氟离子。
28.可选的，通过离子注入对部分所述牺牲层进行改性的方法包括：在所述牺牲层上形成掩膜结构，所述掩膜结构暴露出部分所述牺牲层表面；对所述掩膜结构暴露出的牺牲层进行离子注入，形成所述改性层。
29.可选的，所述掩膜结构包括：衬垫层；位于衬垫层上的抗反射层；位于抗反射层上的光刻胶层。
30.可选的，形成所述掩膜结构的方法包括：在牺牲层上形成衬垫材料层；在衬垫材料层上形成抗反射材料层；在抗反射材料层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述抗反射材料层和衬垫材料层，直至暴露出所述牺牲层表面，形成所述掩膜结构。
31.可选的，刻蚀所述抗反射材料层和衬垫材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括氢气、氮气、四氟化碳和三氟甲烷的混合气体。
32.可选的，还包括：形成改性层之后，去除所述改性层；去除所述改性层之后，以所述牺牲层为掩膜刻蚀所述过渡结构和待刻蚀层。
33.可选的，还包括：在待刻蚀层内形成凹槽；在所述凹槽内形成导电层。
34.与现有技术相比，本发明的技术方案具有以下有益效果：
35.本发明技术方案中的半导体结构，所述过渡结构内具有防扩散离子，从而所述防扩散离子能够阻挡在对所述牺牲层进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子使得待刻蚀层的结构受到损伤，进而影响半导体结构性能的情况。
36.本发明技术方案中的半导体结构的形成方法，通过在过渡结构内掺入防扩散离
子，从而所述防扩散离子能够阻挡在对所述牺牲层进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子使得待刻蚀层的结构受到损伤，进而影响半导体结构性能的情况。
37.进一步，所述防扩散离子的离子半径大于扩散离子的离子半径，从而所述防扩散离子能够阻挡所述扩散离子扩散至所述待刻蚀层中。
38.进一步，形成改性层之后，去除所述改性层；去除所述改性层之后，以所述牺牲层为掩膜刻蚀所述过渡结构和待刻蚀层，在待刻蚀层内形成凹槽；在所述凹槽内形成导电层。所述过渡结构内具有防扩散离子，所述防扩散离子能够阻挡在对所述牺牲层进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子扩散至导电层中，同时所述导电层材料的离子也扩散至待刻蚀层，从而使得在凹槽内形成的导电层发生短路的情况。
附图说明
39.图1至图3是一实施例中半导体结构形成过程的剖面结构示意图；
40.图4至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
41.如背景技术所述，现有形成图案的方法还有待改善。现结合具体的实施例进行分析说明。
42.图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
43.请参考图1，提供待刻蚀层，所述待刻蚀层包括衬底100和位于衬底100上的隔离材料层101；在待刻蚀层上形成硬掩膜层102和位于硬掩膜层102上的过渡层103；在过渡层103上形成初始牺牲层(未图示)；在初始牺牲层上形成掩膜结构105，所述掩膜结构105暴露出部分所述初始牺牲层表面；以所述掩膜结构105为掩膜对所述初始牺牲层进行改性，形成改性层106和与改性层106相邻的牺牲层104。
44.请参考图2，去除所述改性层106；去除改性层106之后，以所述牺牲层104为掩膜刻蚀所述过渡层103、硬掩膜层102和隔离材料层101，在衬底100上形成隔离结构107；在衬底100上和隔离结构107上形成导电材料层108。
45.请参考图3，平坦化所述导电材料层108，直至暴露出所述隔离结构107表面，在隔离结构107之间形成导电层109。
46.所述半导体结构的形成过程中，在形成掩膜结构105时，需要先在初始牺牲层上形成衬垫材料层(未图示)，在衬垫材料层上形成抗反射材料层(未图示)，再在抗反射材料层上形成图形化的光刻胶层；然后以图形化的光刻胶层为掩膜刻蚀所述抗反射材料层和衬垫材料层，直至暴露出所述初始牺牲层表面，在所述初始牺牲层上形成所述掩膜结构105。为了获得侧壁形貌较好且笔直的掩膜结构105，通常采用干法刻蚀工艺去刻蚀所述抗反射材料层和衬垫材料层，所述干法刻蚀工艺的刻蚀气体包括氢气、氮气、四氟化碳和三氟甲烷的混合气体，在形成掩膜结构105之后，所述刻蚀气体的离子也存在于暴露出的初始牺牲层表面。后续以所述掩膜结构105为掩膜对所述初始牺牲层进行改性处理的工艺包括离子注入工艺，在离子注入工艺的过程中，所述离子轰击会将存在于初始牺牲层表面的刻蚀气体的
离子打入到下层结构中，因此，所述隔离材料层101中存在有所述刻蚀气体的离子，所述刻蚀气体的离子包括氢离子，则形成的隔离结构107内也具有氢离子。
47.然而，后续在隔离结构107之间形成导电层109时，需要先在衬底100上和隔离结构107上形成种子层(未图示)，再在种子层上生长导电材料层108，所述种子层和导电材料层108的材料包括金属，此时，位于隔离结构107内的氢离子极易进入到与隔离结构107接触的金属材料中，从而在隔离结构107内形成空位，而所述金属材料的离子通过离子扩散，扩散至所述氢离子形成的空位中，使得所述隔离结构107的表层内具有金属材料的离子。后续在平坦化所述导电材料层108，直至暴露出所述隔离结构107表面，在隔离结构107之间形成导电层109后，由于所述隔离结构107表层内具有金属材料的离子，从而所述隔离结构107对所述导电层109的电隔离作用减弱，使得位于隔离结构107两侧的导电层109容易发生短路，进而使得所形成的半导体结构性能受到影响。
48.此外，以所述掩膜结构105为掩膜对所述初始牺牲层进行改性处理离子注入工艺中的硼离子也会引起上述问题。
49.为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在过渡结构内掺入防扩散离子，从而所述防扩散离子能够阻挡在对所述牺牲层进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子使得待刻蚀层的结构受到损伤，进而影响半导体结构性能的情况。
50.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
51.图4至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
52.请参考图4，提供待刻蚀层。
53.所述待刻蚀层包括衬底200和位于衬底200上的隔离材料层201；所述衬底200包括基底(未图示)和位于基底上的器件层(未图示)，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
54.在本实施例中，所述基底的材料为硅。
55.在其他实施例中，所述基底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
56.所述隔离材料层201的材料为低介电常数材料，所述低介电常数材料的介电常数范围为2.5～3.5。
57.请参考图5，在待刻蚀层上形成过渡结构，所述过渡结构内具有防扩散离子。
58.所述过渡结构包括第一过渡层202和位于第一过渡层202上的硬掩膜层203。
59.在本实施例中，所述过渡结构还包括位于硬掩膜层203上的第二过渡层204。
60.在其它实施例中，所述过渡结构能够不包括所述第二过渡层。
61.在其它实施例中，所述过渡结构还包括若干层第二过渡层。
62.所述第一过渡层202的材料与所述待刻蚀层表面材料的刻蚀选择比不同，即所述第一过渡层202的材料与所述隔离材料层201材料的刻蚀选择比不同，从而后续在刻蚀所述第一过渡层202形成第一过渡结构时，所述刻蚀工艺能够停止在所述隔离材料层201表面，从而能够很好地进行图形传递。
63.所述第一过渡层202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅等介电材料中的一种或多种的组合。在本实施例中，所述第一过渡层202的材料包括碳氧化硅。
64.所述第二过渡层203的材料与所述硬掩膜层204材料的刻蚀选择比不同，从而后续在刻蚀所述第二过渡层203形成第二过渡结构时，所述刻蚀工艺能够停止在所述第二过渡层203表面，从而能够很好地进行图形传递。
65.所述硬掩膜层204的材料与所述第一过渡层202材料的刻蚀选择比也不同，从而图形能够稳定传递至第一过渡层202。
66.所述第二过渡层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅等介电材料中的一种或多种的组合。所述硬掩膜层204的材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅或氮化钛等材料中的一种或多种的组合。
67.在本实施例中，所述第二过渡层203的材料包括氧化硅；所述硬掩膜层204的材料包括氮化钛。
68.在所述过渡结构内掺入防扩散离子的工艺包括离子注入工艺或原位掺杂工艺。通过在过渡结构内掺入防扩散离子，从而所述防扩散离子能够阻挡后续在对所述牺牲层进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子使得待刻蚀层的结构受到损伤，进而影响半导体结构性能的情况。
69.所述防扩散离子包括n型离子、p型离子或其它型离子；所述p型离子包括硼离子、硼氟离子或铟离子等，所述n型离子包括磷离子、砷离子或锑离子等，所述其它型离子包括氮离子、锗离子或硅离子等。
70.在本实施例中，所述防扩散离子位于所述第一过渡层202、硬掩膜层203和第二过渡层204中的任意一层内。
71.在其它实施例中，所述防扩散离子位于所述第一过渡层、硬掩膜层和第二过渡层中的任意两层内。
72.在其它实施例中，所述防扩散离子位于所述第一过渡层内、硬掩膜层内和第二过渡层内。
73.请参考图6，在过渡结构上形成牺牲层205。
74.在本实施例中，所述牺牲层205的材料包括无定形材料，所述无定形材料包括无定形硅。
75.请继续参考图6，在所述牺牲层205上形成掩膜结构206，所述掩膜结构206暴露出部分所述牺牲层205表面。
76.所述掩膜结构206包括：衬垫层(未图示)；位于衬垫层上的抗反射层(未图示)；位于抗反射层上的光刻胶层(未图示)。
77.所述衬垫层的材料包括无定型硅或无定型碳。
78.所述抗反射层的材料包括：薄硅抗反射层(si-arc)、有机材料底部抗反射层(organic barc)、介质抗反射层(darc)或者有机底部抗反射层和介质抗反射层的组合。
79.形成所述掩膜结构206的方法包括：在牺牲层上形成衬垫材料层(未图示)；在衬垫材料层上形成抗反射材料层(未图示)；在抗反射材料层上形成图形化的光刻胶层(未图
示)；以所述图形化的光刻胶层为掩膜刻蚀所述抗反射材料层和衬垫材料层，直至暴露出所述牺牲层205表面，形成所述掩膜结构206。
80.刻蚀所述抗反射材料层和衬垫材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括氢气、氮气、四氟化碳和三氟甲烷的混合气体，所述刻蚀气体刻蚀所述抗反射材料层和衬垫材料层，能够得到侧壁相貌良好且笔直的掩膜结构，有利于提升所述掩膜结构206的尺寸精准度。
81.所述防扩散离子的离子半径大于扩散离子的离子半径。在本实施例中，所述扩散离子包括氢离子或硼离子。
82.所述干法刻蚀工艺的刻蚀气体包括氢气，所述防扩散离子的离子半径大于氢离子的离子半径，从而所述防扩散离子能够阻挡形成掩膜结构工艺过程中的氢离子扩散至所述待刻蚀层中，从而能够避免所述氢离子扩散至待刻蚀层中时，所述氢离子扩散至后续形成的导电层中，同时所述导电层材料的离子也扩散至待刻蚀层，从而使得在凹槽内形成的导电层发生短路的情况。
83.请参考图7，通过离子注入对所述掩膜结构206暴露出的部分所述牺牲层205进行改性处理，形成改性层207。
84.对部分所述牺牲层205进行离子注入的注入离子包括硼离子、氮离子或氟离子。
85.对部分所述牺牲层205进行离子注入后形成的改性层207，所述牺牲层205与改性层207具有较大的刻蚀选择比，从而后续能够在去除改性层207的过程中，所述牺牲层205的损伤较小，从而所述牺牲层205能够形成尺寸精准度较好的半导体图形。
86.所述防扩散离子的离子半径大于扩散离子的离子半径。在本实施例中，所述扩散离子包括硼离子或氢离子。
87.对部分所述牺牲层205进行离子注入的注入离子包括硼离子，所述防扩散离子的离子半径大于硼离子的离子半径，从而所述防扩散离子能够阻挡形成掩膜结构工艺过程中的硼离子扩散至所述待刻蚀层中，从而能够避免所述硼离子扩散至待刻蚀层中时，所述氢离子扩散至后续形成的导电层中，同时所述导电层材料的离子也扩散至待刻蚀层，从而使得在凹槽内形成的导电层发生短路的情况。
88.请参考图8，形成改性层207之后，去除所述改性层207。
89.去除所述改性层207的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。所述改性层207与所述牺牲层205具有较大的刻蚀选择比，在去除改性层207的过程中，所述牺牲层205的损伤较小。
90.请继续参考图8，去除所述改性层207之后，以所述牺牲层205为掩膜刻蚀所述过渡结构和待刻蚀层。
91.在本实施例中，刻蚀所述过渡结构和待刻蚀层之后，在隔离材料层201内形成凹槽(未图示)；在所述凹槽内形成导电层209。
92.由于所述过渡结构内具有防扩散离子，所述防扩散离子能够阻挡在对所述牺牲层205进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子扩散至导电层209中，同时所述导电层材料的离子也扩散至待刻蚀层，从而使得在凹槽内形成的导电层209发生短路的情况。
93.在其它实施例中，形成改性层之后，还包括在牺牲层上和改性层上形成其它掩膜
结构，在牺牲层内和改性层内形成其它图形。具体的工艺过程为本领域常见工艺，在此不再赘述。
94.相应地，本发明实施例还提供一种半导体结构，请继续参考图7，包括：
95.待刻蚀层；
96.位于待刻蚀层上的过渡结构，所述过渡结构内具有防扩散离子；
97.位于过渡结构上的牺牲层205和改性层207，所述牺牲层205和改性层207在过渡结构上交替排列。
98.在本实施例中，所述防扩散离子的离子半径大于氢离子的离子半径。
99.在本实施例中，所述防扩散离子包括n型离子、p型离子或其它型离子；所述p型离子包括硼离子、硼氟离子或铟离子等，所述n型离子包括磷离子、砷离子或锑离子等，所述其它型离子包括氮离子、锗离子或硅离子等。
100.在本实施例中，所述过渡结构包括第一过渡层202和位于第一过渡层202上的硬掩膜层203。
101.在本实施例中，所述过渡结构还包括位于硬掩膜层203上的第二过渡层204。
102.在本实施例中，所述防扩散离子位于所述第一过渡层202、硬掩膜层203和第二过渡层204中的任意一层内。
103.在其它实施例中，所述防扩散离子位于所述第一过渡层、硬掩膜层和第二过渡层的任意两层内。
104.在其它实施例中，所述防扩散离子位于所述第一过渡层、硬掩膜层和第二过渡层内。
105.在本实施例中，所述第一过渡层202的材料与所述待刻蚀层表面材料的刻蚀选择比不同。
106.在本实施例中，所述第一过渡层202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅等介电材料中的一种或多种的组合。
107.在本实施例中，所述第二过渡层204的材料与所述硬掩膜层材料的刻蚀选择比不同。
108.在本实施例中，所述第二过渡层204的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅等介电材料中的一种或多种的组合。
109.在本实施例中，所述硬掩膜层203的材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅或氮化钛等材料中的一种或多种的组合。
110.在本实施例中，所述待刻蚀层包括衬底200和位于衬底200上的隔离材料层201；所述衬底包括基底(未图示)和位于基底上的器件层(未图示)，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。
111.在本实施例中，所述隔离材料层201的材料为低介电常数材料，所述低介电常数材料的介电常数范围为2.5～3.5。
112.在本实施例中，所述牺牲层205的材料包括无定形材料，所述无定形材料包括无定
形硅。
113.在本实施例中，所述改性层207的材料与所述牺牲层205的材料不同，所述改性层207为通过掩膜结构206为掩膜对所述牺牲层材料进行离子注入后的改性材料，所述离子注入的注入离子包括硼离子、氮离子或氟离子。
114.所述半导体结构，所述过渡结构内具有防扩散离子，从而所述防扩散离子能够阻挡在对所述牺牲层205进行改性过程中的扩散离子扩散至待刻蚀层中，从而避免所述扩散离子扩散至待刻蚀层中时，所述扩散离子使得待刻蚀层的结构受到损伤，进而影响半导体结构性能的情况。
115.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。