处理芯片、电路板、电子设备及数据传输方法与流程

1.本技术涉及电子技术领域，特别涉及一种处理芯片、电路板、电子设备及数据传输方法。


背景技术：

2.功能比较强大的处理芯片内部一般都包括主控处理器(central processing unit，cpu)和数字信号处理器(digital signal processing，dsp)，主控处理器和数字信号处理器相互之间配合工作，能够提供较强的运算能力和控制能力。主控处理器和数字信号处理器之间通过邮箱(mailbox)进行通信，通过mailbox进行通信有时会延迟。


技术实现要素：

3.本技术实施例提供一种处理芯片、电路板、电子设备及数据传输方法，可以提高两个处理器之间的传输效率，改善两个处理器之间的通信延迟。
4.本技术实施例提供一种处理芯片，其包括：
5.系统总线；
6.第一处理器，与所述系统总线连接；
7.第二处理器，与所述系统总线连接；以及
8.寄存器，与所述系统总线连接；
9.其中，所述第一处理器用于通过所述系统总线发送通信信息至所述寄存器，所述通信信息包括命令信息或存储地址信息，所述第二处理器用于通过所述系统总线获取所述寄存器存储的所述通信信息，以响应所述命令信息或根据所述存储地址信息获取数据信息。
10.本技术实施例还提供一种电路板，其上集成有处理芯片，所述处理芯片如上述所述的处理芯片。
11.本技术实施例还提供一种电子设备，其包括：
12.壳体；以及
13.电路板，所述电路板安装于所述壳体，所述电路板如上述所述的电路板。
14.本技术实施例还提供一种电子设备，其包括：
15.图像传感器，用于获取图像数据；
16.处理芯片，与所述图像传感器连接，所述处理芯片如上述所述的处理芯片，所述处理芯片用于处理所述图像传感器所获取的图像数据以得到处理结果；以及
17.应用处理芯片，与所述处理芯片连接，所述应用处理芯片包括图像信号处理器，所述应用处理芯片的图像信号处理器用于获取所述处理芯片的处理结果，并对所述处理结果进行图像处理。
18.本技术实施例还提供一种数据传输方法，其应用于处理芯片，所述处理芯片包括系统总线、第一处理器、第二处理器和寄存器；所述方法包括：
19.所述第一处理器通过所述系统总线发送通信信息至所述寄存器，所述通信信息包括命令信息或存储地址信息；以及
20.所述第二处理器通过所述系统总线获取所述寄存器存储的所述通信信息，以响应所述命令信息或根据所述存储地址信息获取数据信息。
21.本技术实施例中，第一处理器通过系统总线发送通信信息至寄存器，通信信息包括命令信息或存储地址信息，第二处理器通过系统总线获取寄存器存储的通信信息。第一处理器、第二处理器和寄存器都连接在同一个系统总线上，可以充分利用传输速度快的系统总线传输通信信息，提高了第一处理器和第二处理器之间的信息传输效率，第二处理器可以快速响应命令信息或根据存储地址信息获取数据信息。而且不会与通过邮箱传输的信息冲突，减少信息传输堵塞造成信息传输延时的问题，提高了信息传输的稳定性。
附图说明
22.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
23.图1为本技术实施例提供的处理芯片的第一种结构示意图。
24.图2为本技术实施例提供的处理芯片的第二种结构示意图。
25.图3为本技术实施例提供的处理芯片的第三种结构示意图。
26.图4为本技术实施例提供的电路板的结构示意图。
27.图5为本技术实施例提供的电子设备的第一种结构示意图。
28.图6为本技术实施例提供的电子设备的第二种结构示意图。
29.图7为本技术实施例提供的电子设备的第三种结构示意图。
30.图8为本技术实施例提供的数据传输方法的流程示意图。
具体实施方式
31.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本技术的保护范围。
32.请参阅图1，图1为本技术实施例提供的处理芯片的第一种结构示意图。处理芯片200包括第一处理器230、第二处理器240、系统总线250和寄存器260。
33.第一处理器230、第二处理器240和寄存器260均与系统总线250连接，第一处理器230可以为主控处理器(central processing unit，cpu)、数字信号处理器(digital signal processing，dsp)、卷积神经网络处理器(neural-network processing unit，npu)、图像信号处理器(image signal processor，isp)中的一个，第二处理器240为主控处理器、数字信号处理器、卷积神经网络处理器、图像信号处理器中的另一个。例如，第一处理器230为主控处理器，第二处理器240为数字信号处理器。又例如，第一处理器230为卷积神经网络处理器，第二处理器240为图像信号处理器。
34.其中，第一处理器230用于通过系统总线250发送通信信息至寄存器260，通信信息包括命令信息或存储地址信息，第二处理器240用于通过系统总线250获取寄存器260存储
的通信信息，以响应命令信息或根据存储地址信息获取数据信息。第一处理器230、第二处理器240和寄存器260都连接在同一个系统总线250上，可以充分利用传输速度快的系统总线250传输通信信息，第二处理器240可以快速响应命令信息或根据存储地址信息获取数据信息。提高了第一处理器230和第二处理器240之间的信息传输效率。而且不会与通过mailbox传输的信息冲突，减少信息传输堵塞造成信息传输延时的问题，提高了信息传输的稳定性。
35.需要说明的是，相关技术中，处理芯片内不同的处理器通过邮箱(mailbox)进行通信。比如同一个处理芯片内部的cpu和dsp通过mailbox进行通信。具体的，当cpu需要给dsp发送消息时，cpu需要先将要写的消息写入到mailbox，然后dsp收到中断再去mailbox读取消息。可以理解的，mailbox不仅仅用作cpu和dsp之间的通信，还用于cpu、dsp和外部芯片之间的通信。由于mailbox的容量有限，如32bit或者64bit，容易造成通信堵塞和延迟。而且mailbox不是与系统总线直接连接，而是通过另一高性能总线与系统总线连接。本技术实施例中，第一处理器、第二处理器和寄存器都与系统总线直接连接，可以充分利用传输速度快的系统总线250传输通信信息，提高了第一处理器230和第二处理器240之间的信息传输效率。而且不会与通过mailbox传输的信息冲突，减少信息传输堵塞造成信息传输延时的问题，提高了信息传输的稳定性。第二处理器获取通信信息后，若通信信息包括命令信息，则第二处理器响应于命令信息进行对应的操作，若通信信息包括存储地址，则第二处理器根据存储地址获取数据信息，第二处理器可以对数据信息进行处理，并将处理后的结果发送给第一处理器或其他模块。
36.其中，寄存器260用于当接收到通信信息后产生中断，产生中断后，第二处理器240用于根据该中断获取寄存器260存储的通信信息。寄存器260可以预设设置好通信信息和中断的对应关系，即寄存器260接收到第一处理器230的通信信息后对应产生中断，第二处理器240对应收到该中断表示第一处理器230有信息要传送给它，此时，第二处理器240通过系统总线250去寄存器260获取其存储的通信信息。
37.可以理解的，寄存器260的中断可以与第二处理器240对应，即寄存器260产生中断后，第二处理器240马上会收到该中断。
38.寄存器260可以产生多个不同的中断，不同的中断对应不同的处理器。也可以理解为第一处理器230通过寄存器260可以与不同的处理器通信。具体的，通信信息中包括中断信息，中断信息用于从多个处理器中确定一个处理器作为第二处理器240。也可以理解为，第一处理器220确定需要通信的第二处理器240后，当第一处理器220生成通信信息时，通信信息中包括中断信息，中断信息用于从多个处理器中确定一个处理器作为第二处理器。例如，可以根据中断信息在通信信息中的位置，从多个处理器中确定一个处理器作为第二处理器。又例如，通信信息中有几位数据为中断信息，通过几位数据的值从多个处理器中确定一个处理器作为第二处理器，如001表示数字信号处理器、010表示卷积神经网络处理器、100表示图像信号处理器。
39.寄存器260用于接收到通信信息后，根据通信信息的中断信息产生对应第二处理器240的中断。通信信息中不同位置或不同值的中断信息会让寄存器260产生对应不同处理器的中断，从而让对应的处理器即第二处理器获取该中断。
40.第二处理器240用于响应中断并通过系统总线250获取寄存器260存储的通信信
息。第二处理器240可以通过系统总线250快速响应该中断，从而通过系统总线250获取寄存器260存储的通信信息。
41.需要说明的是，本技术实施例可以通过通信信息中的中断信息实现不同处理器之间的通信，即实现cpu、dsp、gpu、isp等处理器之间的通信，具体可参阅上述实施例，在此不再赘述。
42.可以理解的，寄存器260产生多个不同的中断可以通过一个寄存器260实现，也可以通过多个寄存器260实现，即每一个寄存器260产生一个中断，并固定对应一个处理器，从而通过多个不同的寄存器260的中断对应多个不同的处理器。第一处理器230将通信信息存储到不同的寄存器260，从而产生对应不同处理器的中断，实现第一处理器230与多个不同处理器之间的通信。
43.在一些实施例中，第一处理器230还可以先计算将要传输至第二处理器240的目标数据的数据量；若数据量不大于寄存器260的存储容量，说明目标数据的数据量很小，寄存器260可以容纳目标数据，则可以将目标数据确定为通信信息，即将目标数据直接存储在寄存器260中。第二处理器240用于通过系统总线250获取寄存器260存储的通信信息，也可以理解为，第二处理器240通过系统总线250获取寄存器260存储的目标数据。第一处理器230和第二处理器240通过寄存器260可以快速完成信息的传输。
44.例如，寄存器260的存储容量为32bit，目标数据的数据量小于32bit，可以将目标数据确定的通信信息全部存储在寄存器260中。在其他一些实施例中，寄存器260的存储容量可以为其他值，如16bit、64bit等。
45.可以理解的，小于寄存器260的存储容量的目标数据可以为简单的数据，也可以为命令数据。如控制第二处理器240开启某个功能。
46.请结合图2，图2为本技术实施例提供的处理芯片的第二种结构示意图。若第一处理器230将要传输至第二处理器240的目标数据的数据量大于寄存器260的存储容量，说明目标数据的数据量较大，寄存器260无法存储数据量较大的目标数据，则第一处理器230可以将目标数据存储在处理芯片200内的存储器270，并将目标数据存储在存储器270的存储地址形成通信信息。第二处理器240获取通信信息后，还可以根据通信信息中的存储地址，通过系统总线250获取存储器270存储的目标数据。
47.第一处理器230与第二处理器240还可以通过寄存器260和存储器270来传输数据量比较大的目标数据，第一处理器230与第二处理器240通过寄存器260传输存储地址和产生中断，通过存储地址和存储器270传输数据量比较大的目标数据，不受寄存器260和mailbox的容量限制。
48.可以理解的，存储器270用于存储数据。存储器270也可以理解为处理芯片200内部的内存。存储器270存储有目标数据，目标数据可以为从第一处理器230内存储到存储器270中，即第一处理器230将其存储的目标数据存储到存储器270中。目标数据也可以为处理芯片200内其他处理器存储在存储器270中的，也可以为从处理芯片200外传输进处理芯片200内并存储在存储器270中的。
49.可以理解的，第一处理器可以将不同数据量大小的目标数据存储到不同的寄存器，使得第二处理器收到不同寄存器的中断后，可以得知第一处理器将要传输的目标数据是存储在寄存器中，还是存储在存储器中。
50.需要说明的是，第二处理器240可以通过通信信息中的一个类型标志信息确定要传输的是目标数据还是大数据信息，从而判断从寄存器260获取目标数据还是从存储器270获取目标数据。具体的，通信信息中包括类型标志信息。第一处理器230先计算将要传输至第二处理器240的目标数据的数据量；若数据量不大于寄存器260的存储容量，说明目标数据的数据量很小，寄存器260可以容纳目标数据，则将目标数据确定为通信信息，即将目标数据直接存储在寄存器260中，以及设置类型标志信息为第一值。若数据量大于寄存器260的存储容量，说明目标数据的数据量较大，寄存器260无法存储数据量较大的目标数据，则将目标数据存储在存储器270，并将目标数据存储在存储器270的存储地址形成通信信息，以及设置类型标志信息为第二值。
51.第二处理器240收到寄存器260的中断后，第二处理器240可以先获取通信信息中类型标志信息的值。若类型标志信息的值为第一值，则第二处理器240用于通过系统总线250获取寄存器260存储的目标数据。若类型标志信息的值为第二值，则第二处理器240还用于通过系统总线250获取寄存器260存储的存储地址，并根据存储地址获取存储器270存储的目标数据。
52.例如，寄存器的存储容量为32bit，通信信息的大小对应寄存器也为32bit，其中，bit 0为类型标志信息，可以用来表示要传输的类型。bit 0为0表示需要传输的为数据量较小的目标数据，如命令数据等，则本次通信不需要读写存储器，bit1到bit31表示的是具体的命令数据，如类似mailbox通信的命令，效率更高。bit0为1表示需要传输的为数据量较大的目标数据，需要存储器的参与，bit1到bit31可以为存储器的起始地址和目标数据的大小，存储器起始地址的数据存放第一处理器和第二处理器协定好的数据格式的目标数据。
53.第一处理器230与第二处理器240还可以通过寄存器260来传输数据量比较小的目标数据，或者通过寄存器260和存储器270配合来传输数据量比较大的目标数据。
54.第一处理器230与第二处理器240通过寄存器260传输存储地址和产生中断，通过存储地址和存储器270传输数据量比较大的目标数据，不受寄存器260和mailbox的容量限制。
55.本技术实施例的处理芯片200中第一处理器230、第二处理器240、寄存器260和存储器270都连接同一个系统总线250，相互之间的传输速度快。第一处理器230与第二处理器240还可以通过寄存器260来传输数据量比较小的目标数据，不需要存储器270参与，效率非常高，不受处理芯片200通过mailbox与其他芯片通信的影响，效率和稳定性都更高。例如，处理芯片200的第一处理器230还可以通过mailbox与其他芯片通信。第一处理器230和第二处理器240还可以通过寄存器260和存储器270配合来传输数据量比较大的目标数据，传输速度快，存储器270存储目标数据的大小可以动态分配，存储器270存储的目标数据的大小可以远大于mailbox的数据容量。
56.在其他一些实施例中，请继续参阅图2，通信信息中的类型标志信息可以通过要传输的类型来确定。当第一处理器要传输命令信息时，第一处理器生成包括命令信息的通信信息，并且将通信信息中的类型标志信息设为第一值。当第一处理器要传输数据信息时，第一处理器生成包括存储地址信息的通信信息，并且将通信信息中的类型标志信息设为第二值，存储地址为数据信息存储在存储器的存储地址。
57.第二处理器获取寄存器存储的通信信息后，识别通信信息中类型标志信息的值；
若类型标志信息的值为第一值，则第二处理器响应于所述通信信息中的命令信息；若类型标志信息的值为第二值，则第二处理器还用于根据存储地址获取存储器存储的数据信息。
58.第一处理器和第二处理器传输的通信信息，可以通过通信信息中的类型标志信息确定要传输的数据类型，如命令信息或数据信息，方便第二处理器可以快速确定要接收的通信信息的数据类型，提高信息传输效率。其中，命令信息或数据信息可以为不同的数据格式。例如，命令信息可以为mailbox通信的命令格式。存储器存放第一处理器和第二处理器协定好的数据格式的数据信息。
59.例如，寄存器的存储容量为32bit，通信信息的大小对应寄存器也为32bit，其中，bit 0为类型标志信息，可以用来表示要传输的类型。bit 0为0表示需要传输的为命令信息，则本次通信不需要读写存储器，bit1到bit31表示的是具体的命令信息，如类似mailbox通信的命令。bit0为1表示需要传输的为数据信息，需要存储器的参与，bit1到bit31可以为存储器的起始地址和数据信息的大小，存储器起始地址的数据存放第一处理器和第二处理器协定好的数据格式的数据信息。
60.本技术实施例的处理芯片200中第一处理器230、第二处理器240、寄存器260和存储器270都连接同一个系统总线250，相互之间的传输速度快。第一处理器230与第二处理器240还可以通过寄存器260来传输数据量比较小的命令信息，不需要存储器270参与，效率非常高，不受处理芯片200通过mailbox与其他芯片通信的影响，效率和稳定性都更高。例如，处理芯片200的第一处理器230还可以通过mailbox与其他芯片通信。第一处理器230和第二处理器240还可以通过寄存器260和存储器270配合来传输数据量比较大的数据信息，传输速度快，存储器270存储数据信息的大小可以动态分配，存储器270存储的数据信息的大小可以远大于mailbox的数据容量。
61.为了更好的理解处理芯片，请参阅图3，图3为本技术实施例提供的处理芯片的第三种结构示意图。处理芯片200可以包括图像信号处理器(image signal processing，isp)210、神经网络处理器(neural-network processing unit，npu)220、数字信号处理器(digital signal processing，dsp)230和主控处理器(central processing unit，cpu)240。
62.其中，图像信号处理器210用于对处理芯片200所获取到的图像数据诸如raw数据进行坏点去除、stats统计、线性化等处理。神经网络处理器220用于对图像信号处理器210所处理过的图像数据进行增强处理，其可以运行人工智能训练网络处理图像算法，以在提高处理图像数据效率的情况下提升图像质量。数字信号处理器230主要用于协助图像信号处理器210和神经网络处理器220。然而，数字信号处理器230也可以对计算量较小的图像数据进行处理。主控处理器(central processing unit,cpu)240可以控制处理芯片200系统的运作，诸如中断响应、外设参数配置等。
63.处理芯片200还可以包括寄存器260、存储器270、系统总线250、第一接口201、第二接口202和互连总线接口203。
64.寄存器260可以用于图像信号处理器210、神经网络处理器220、数字信号处理器230和主控处理器240中任意两个之间的通信，具体请参阅上述实施例，在此不再赘述。
65.存储器270可以存储处理芯片200的各种数据，诸如图像数据、系统数据等。存储器270也可以理解为处理芯片200的内存。存储器270还可以配合寄存器260用于图像信号处理
器210、神经网络处理器220、数字信号处理器230和主控处理器240中任意两个之间的通信，具体请参阅上述实施例，在此不再赘述。
66.系统总线250与处理芯片200的各个部件电连接，诸如系统总线250与图像信号处理器210、神经网络处理器220、数字信号处理器230、主控处理器240、存储器270以及互连总线接口203连接。
67.其中，第一接口201和第二接口202均可以为移动产业处理器接口(mobile industry processor interface，mipi)。第一接口201可以接收图像数据诸如raw数据，诸如第一接口201可以接收来自图像传感器所获取到的raw数据。第一接口201所接收到的图像数据诸如raw数据可以为原始图像数据，即第一接口201所接收到的图像数据为未经过处理加工的图像数据，具体可以将原始图像数据理解为未经过图像处理器处理的图像数据。第一接口201接收到图像数据诸如原始图像数据后可以将该图像数据传输到图像信号处理器210。
68.第二接口202可以接收图像信号处理器210对图像数据进行处理的结果，第二接口202也可以接收神经网络处理器220对图像数据进行处理的结果，第二接口202还可以接收数字信号处理器230对图像数据进行处理的结果。比如处理芯片200在对图像数据进行预览处理时，可以将预览数据传输到第二接口202。第二接口202可以与应用处理芯片连接，以将第二接口202所接收到的图像数据诸如预览数据等传输到应用处理芯片。举例来说，当需要进行图像预览时，可以将进行图像预览所处理的数据通过第二接口202传输到应用处理芯片。
69.互连总线接口(peripheralcomponent interconnect express，pcie)250，也可以称为高速外围组件互连接口，外部设备互连总线接口，其是一种高速串行计算机扩展总线标准的接口。互连总线接口203可以接收图像信号处理器210对图像数据进行处理的结果，互连总线接口203也可以接收神经网络处理器220对图像数据进行处理的结果，互连总线接口203还可以接收数字信号处理器230对图像数据进行处理的结果。比如处理芯片200在对图像数据进行拍照处理时，可以将拍照数据传输到互连总线接口203。互连总线接口203可以与应用处理芯片连接，以将互连总线接口203所接收到的图像数据诸如拍照数据等传输到应用处理芯片。举例来说，当需要进行拍摄图像或拍摄视频时，可以将进行拍照处理的数据通过互连总线接口203传输到应用处理芯片。
70.互连总线接口203可以实时或离线传输图像数据，也可以传输配置参数等数据，互连总线接口203传输数据的效率高。基于此，本技术实施例可以将第二接口202和互连总线接口203分配不同的数据进行传输。诸如可以将拍摄照片或拍摄图像的数据处理通过互连总线接口203传输到应用处理芯片，将预览图像的数据处理通过第二接口202传输到应用处理芯片。
71.本技术实施例还提供一种电路板，其上集成有处理芯片，处理芯片可以为上述任意一个实施例中的处理芯片，处理芯片的具体结构和功能可以参阅上述实施例，在此不再赘述。
72.电路板上还可以集成其他部件，如应用处理芯片等其他芯片，应用处理芯片与处理芯片相互通信，从而实现更多的功能。例如，应用处理芯片控制处理芯片对图像进行处理，应用处理芯片获取控制芯片对图像处理的处理结果，从而减轻应用处理芯片的运算量。
具体请参阅图4，图4为本技术实施例提供的电路板的结构示意图。电路板22a可以包括处理芯片200和应用处理芯片400。
73.应用处理芯片400可以包括应用处理器(application processor，ap)410、图像信号处理器(image signal processing，isp)420、存储器430、系统总线440、第三接口450和互连总线接口460。
74.第三接口450可以为移动产业处理器接口(mobile industry processor interface，mi pi)。第三接口450可以与第二接口202采用信号线连接。第二接口202和第三接口450的电连接可以实现处理芯片200所处理的结果传输到应用处理芯片400，以供应用处理芯片400的图像信号处理器420对处理芯片200所处理的结果进行进一步处理。
75.互连总线接口(peripheralcomponent interconnect express，pcie)460也可以称为高速外围组件互连接口，外部设备互连总线接口，其是一种高速串行计算机扩展总线标准的接口。互连总线接口460可以与互连总线接口203采用信号线电连接。互连总线接口460与互连总线接口203的电连接可以实现处理芯片200所处理的结果传输到应用处理芯片400，以供应用处理芯片400的图像信号处理器420对处理芯片200所处理的结果进行进一步处理。
76.需要说明的是，处理芯片200和应用处理芯片400还可以通过其他信号线和接口实现电连接，在此不再一一举例说明。
77.存储器430可以存储应用处理芯片400的各种数据，诸如存储处理芯片200通过互连总线接口203和第二接口202传输到应用处理芯片400的图像数据。存储器430还可以存储应用处理芯片400的运行系统，存储器430还可以存储图像信号处理器420所处理的中间数据或结果。存储器430还可以存储的计算机程序诸如应用处理器410中执行的指令。当然，存储器430还可以存储其他数据，在此不再一一举例说明。
78.需要说明的是，电路板22a还可以集成有图像传感器600，图像传感器600可以为互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)图像传感器、电荷藕合器件(charge coupled device，ccd)图像传感器等。图像传感器600可以与处理芯片200电连接，诸如图像传感器600与处理芯片200的第一接口201电连接。图像传感器600可以采集获取原始图像数据诸如raw图像数据，并通过第一接口201传输到处理芯片200，以供处理芯片200内部的图像处理器诸如图像信号处理器210和神经网络处理器220进行处理。
79.本技术实施例还一种电子设备，具体请参阅图5，图5为本技术实施例提供的电子设备的第一种结构示意图。电子设备20a可以包括处理芯片200、应用处理芯片400和图像传感器600，其中，处理芯片200和应用处理芯片400可以上述任意一个实施例中的处理芯片和应用处理芯片，在此不再赘述。
80.其中，图像传感器600可以获取图像数据诸如原始图像数据，该原始图像数据可以为raw图像数据。
81.处理芯片200用于处理图像传感器600所获取的图像数据以得到处理结果。
82.应用处理芯片400与处理芯片200连接，应用处理芯片400用于获取处理芯片200的处理结果，并对处理结果进行图像处理。可以理解为，处理芯片200对图像数据进行初步图像处理得到处理结果，应用处理芯片400对图像处理芯片200的处理结果进行进一步的图像处理得到最终的图像信息，并将图像信息展示给用户。例如，通过电子设备的显示屏显示图
像信息。
83.应用处理芯片400是电子设备20a的控制中心，利用各种接口和线路连接整个电子设备20a的各个部分，通过运行或调用存储在存储器430内的计算机程序，以及调用存储在存储器430内的数据，执行电子设备20a的各种功能和处理数据，从而对电子设备20a进行整体监控。诸如应用处理器410控制电子设备20a的图像传感器400获取原始图像数据，并控制处理芯片200对图像传感器400所获取到的原始图像数据进行图像质量增强处理，以得到预处理结果。然后，应用处理器410控制应用处理芯片400的图像信号处理器420对该预处理结果进行进一步处理，再将图像信号处理器420所处理的结果通过电子设备20a的显示屏显示出来。
84.请参阅图6，图6为本技术实施例提供的电子设备的第二种结构示意图。处理芯片200还包括邮箱模块(mailbox)280，处理芯片200的第一处理器或第二处理器通过邮箱模块280与应用处理芯片400进行通信。需要说明的是，处理芯片内的第一处理器或第二处理器还可以通过邮箱模块(mailbox)与处理芯片内的其他处理器或其他功能模块通信。在邮箱模块(mailbox)比较空闲时，处理芯片内的第一处理器和第二处理器也可以通过邮箱模块(mailbox)进行通信。
85.示例性地，图像信号处理器对图像传感器所获取的图像数据进行第一次图像处理后得到中间数据，图像信号处理器将中间数据存储在存储器，并将中间数据存储在存储器的存储地址形成通信信息，图像信号处理器将通信信息存入寄存器，寄存器生成中断，神经网络处理器收到该中断后，从寄存器中获取通信信息，并根据通信信息中的存储地址从寄存器中获取中间数据，神经网络处理器对中间数据进行第二次图像处理，神经网络处理器可以将处理后的数据发送给应用处理芯片。应用处理芯片接收到神经网络处理器处理后的数据后可以直接用于显示，也可以进行进一步的图像处理后显示。
86.其中，电子设备20a可以是便携式设备，诸如蜂窝电话、媒体播放器、平板电脑、掌上电脑(pda，personal digital assistant)或者其他便携式计算设备。
87.下面以电子设备为手机为例进行说明，电子设备包括壳体和电路板。电路板安装于壳体，电路板可以为上述任意一个实施例的电路板，电路板的具体结构和功能可以参阅上述实施例，在此不再赘述。
88.本技术实施例还提供一种电子设备，具体请参阅图7，图7为本技术实施例提供的电子设备的第三种结构示意图。电子设备20a包括壳体292和电路板22a。电路板22a安装于壳体292，电路板22a可以为上述任意一个实施例的电路板，电路板22a的具体结构和功能可以参阅上述实施例，在此不再赘述。
89.壳体包括后盖和边框。电子设备20a还包括中板、显示屏294、电池296和摄像头298。边框围绕中板设置，其中，边框330可以与中板形成电子设备300的中框。中板和边框330在中板两侧各形成一个容纳腔，其中一个容纳腔容置显示装置294，另一个容纳腔容置电池296和电子设备20a的其他电子元件或功能模块，如电路板22a。
90.显示屏294形成电子设备20a的显示面，用于显示图像、文本等信息。显示屏294可以为全面屏，即，显示屏294的正面基本全部都是显示区域。需要说明的是，显示屏294下方可以设置摄像头294和/或其他一些光学传感器，如接近传感器、红外传感器等。在其他一些实施例中，显示屏294可以为异形屏，显示屏294可以包括显示区域以及非显示区域。其中，
显示区域执行显示屏294的显示功能，用于显示图像、文本等信息。非显示区域不显示信息。非显示区域下方设置摄像头和/或其他传感器，如接近传感器、红外传感器、声学传感器等中的至少一种。
91.本技术实施例还提供一种数据传输方法，具体请参阅图8，图8为本技术实施例提供的数据传输方法的流程示意图。数据传输方法应用于处理芯片，处理芯片包括系统总线、第一处理器、第二处理器和寄存器；处理芯片的具体结构可参阅上述任意一个实施例中的处理芯片，在此不再赘述。数据传输方法具体包括：
92.101，第一处理器通过系统总线发送通信信息至寄存器，通信信息包括命令信息或存储地址信息。
93.102，第二处理器通过系统总线获取寄存器存储的通信信息，以响应命令信息或根据存储地址信息获取数据信息。
94.其中，第一处理器用于通过系统总线发送通信信息至寄存器，第二处理器用于通过系统总线获取寄存器存储的通信信息。第一处理器、第二处理器和寄存器都连接在同一个系统总线上，可以充分利用传输速度快的系统总线传输通信信息，第二处理器可以快速响应命令信息或根据存储地址信息获取数据信息。提高了第一处理器和第二处理器之间的信息传输效率。而且不会与通过mailbox传输的信息冲突，减少信息传输堵塞造成信息传输延时的问题，提高了信息传输的稳定性。
95.在一些实施例中，处理芯片还包括存储器；第一处理器通过系统总线发送通信信息至寄存器之前，还包括：
96.第一处理器计算将要传输至第二处理器的目标数据的数据量；
97.若数据量大于寄存器的存储容量，则将目标数据存储在存储器，并将目标数据存储在存储器的存储地址形成通信信息；
98.第二处理器通过系统总线获取寄存器存储的通信信息之后，还包括：
99.第二处理器根据通信信息中的存储地址，通过系统总线获取存储器存储的目标数据。
100.第一处理器与第二处理器还可以通过寄存器和存储器配合来传输数据量比较大的目标数据，第一处理器与第二处理器通过寄存器传输存储地址和产生中断，通过存储地址和存储器传输数据量比较大的目标数据，不受寄存器和mailbox的容量限制。
101.可以理解的，若数据量不大于寄存器的存储容量，说明目标数据的数据量很小，寄存器可以容纳目标数据，则可以将目标数据确定为通信信息，即将目标数据直接存储在寄存器中。第二处理器用于通过系统总线获取寄存器存储的通信信息，也可以理解为，第二处理器通过系统总线获取寄存器存储的目标数据。第一处理器和第二处理器通过寄存器可以快速完成信息的传输。
102.在一些实施例中，处理芯片还包括存储器，通信信息包括类型标志信息；第一处理器通过系统总线发送通信信息至寄存器包括：
103.第一处理器计算将要传输至第二处理器的目标数据的数据量；
104.若数据量不大于寄存器的存储容量，则将目标数据确定为通信信息，并通过系统总线发送通信信息至寄存器，以及设置类型标志信息为第一值；
105.若数据量大于寄存器的存储容量，则将目标数据存储在存储器，并将目标数据存
储在存储器的存储地址形成通信信息，并通过系统总线发送通信信息至寄存器，以及设置类型标志信息为第二值；
106.第二处理器通过系统总线获取寄存器存储的通信信息包括：
107.第二处理器获取通信信息的类型标志信息的值；
108.若类型标志信息的值为第一值，则第二处理器通过系统总线获取寄存器存储的目标数据；
109.若类型标志信息的值为第二值，则第二处理器通过系统总线获取寄存器存储的存储地址，并根据存储地址获取存储器存储的目标数据。本技术实施例的处理芯片中第一处理器、第二处理器、寄存器和存储器都连接同一个系统总线，相互之间的传输速度快。第一处理器与第二处理器还可以通过寄存器来传输数据量比较小的目标数据，不需要存储器参与，效率非常高，不受处理芯片通过mailbox与其他芯片通信的影响，效率和稳定性都更高。例如，处理芯片的第一处理器还可以通过mailbox与其他芯片通信。第一处理器和第二处理器还可以通过寄存器和存储器配合来传输数据量比较大的目标数据，传输速度快，存储器存储目标数据的大小可以动态分配，存储器存储的目标数据的大小可以远大于mailbox的数据容量。
110.例如，寄存器的存储容量为32bit，通信信息的大小对应寄存器也为32bit，其中，bit 0为类型标志信息，可以用来表示要传输的类型。bit 0为0表示需要传输的为数据量较小的目标数据，如命令数据等，则本次通信不需要读写存储器，bit1到bit31表示的是具体的命令数据，如类似mailbox通信的命令，效率更高。bit0为1表示需要传输的为数据量较大的目标数据，需要存储器的参与，bit1到bit31可以为存储器的起始地址和目标数据的大小，存储器起始地址的数据存放第一处理器和第二处理器协定好的数据格式的目标数据。
111.在一些实施例中，处理芯片还包括存储器；第一处理器通过系统总线发送通信信息至寄存器之前，还包括：
112.当第一处理器要传输命令信息时，第一处理器生成包括命令信息的通信信息，并且将通信信息中的类型标志信息设为第一值；
113.当第一处理器要传输数据信息时，第一处理器生成包括存储地址信息的通信信息，并且将通信信息中的类型标志信息设为第二值，存储地址为数据信息存储在存储器的存储地址；
114.第二处理器通过系统总线获取寄存器存储的通信信息，以响应命令信息或根据存储地址信息获取数据信息包括：
115.第二处理器获取寄存器存储的通信信息后，识别通信信息中类型标志信息的值；
116.若类型标志信息的值为第一值，则第二处理器响应于通信信息中的命令信息；
117.若类型标志信息的值为第二值，则第二处理器还用于根据存储地址获取存储器存储的数据信息。
118.例如，寄存器的存储容量为32bit，通信信息的大小对应寄存器也为32bit，其中，bit 0为类型标志信息，可以用来表示要传输的类型。bit 0为0表示需要传输的为命令信息，则本次通信不需要读写存储器，bit1到bit31表示的是具体的命令信息，如类似mailbox通信的命令。bit0为1表示需要传输的为数据信息，需要存储器的参与，bit1到bit31可以为存储器的起始地址和数据信息的大小，存储器起始地址的数据存放第一处理器和第二处理
器协定好的数据格式的数据信息。
119.本技术实施例的处理芯片200中第一处理器230、第二处理器240、寄存器260和存储器270都连接同一个系统总线250，相互之间的传输速度快。第一处理器230与第二处理器240还可以通过寄存器260来传输数据量比较小的命令信息，不需要存储器270参与，效率非常高，不受处理芯片200通过mailbox与其他芯片通信的影响，效率和稳定性都更高。例如，处理芯片200的第一处理器230还可以通过mailbox与其他芯片通信。第一处理器230和第二处理器240还可以通过寄存器260和存储器270配合来传输数据量比较大的数据信息，传输速度快，存储器270存储数据信息的大小可以动态分配，存储器270存储的数据信息的大小可以远大于mailbox的数据容量。
120.在本技术的描述中，需要理解的是，诸如“第一”、“第二”等术语仅用于区分类似的对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
121.以上对本技术实施例提供的处理芯片、电路板、电子设备及数据传输方法进行了详细介绍。本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术。同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。