一种放电电路的制作方法

1.本技术涉及放电电路技术领域，具体而言，涉及一种放电电路。


背景技术：

2.很多电子产品在实际应用中，切断输入电源后，由于电容存在，输出会残留大量电能，这些电能可能会造成人身或设备安全事故，尤其是高压输出产品，这种现象更为突出，因此需要在切断电源后，快速将这些不需要的电能释放掉，避免造成人身受伤和设备损坏。
3.现有技术中解决上述问题的方法主要有两种，一种是直接在输出端并接电阻，这种方法的优点为简单易实现，缺点为在产品正常工作时，此电阻会产生功耗，降低产品效率，增加产品热量，并且在短时间释放较大能量时需要电阻功率较大，因此相应的电阻体积也会较大，对产品整体局部不利。随着时间推移，放电电流越来越小，完全释放掉存储的电能需要较长时间。另一种是增加放电开关，如mos管或继电器等，此种方法的优点为在产品正常工作时，通过控制开关将放电电路关闭，使其不产生功耗，对产品效率无影响，不增加热量，缺点为仍不能解决电阻体积大、放电电流不可控的问题。


技术实现要素：

4.为了解决上述问题，本技术实施例提供了一种放电电路，可同时解决现有放电电路会产生无用功耗、降低电子产品效率、增加产品热量、放电电流不受控的问题。
5.第一方面，本技术实施例提供了一种放电电路，包括：mos管、第一运算放大器、第二运算放大器、第三运算放大器，所述mos管的漏极与电路输出端连接，所述mos管的源极通过第一电阻与接地端连接，所述mos管的基极通过第十三电阻与所述第三运算放大器的输出端连接，所述第一运算放大器的负极与电路输入端连接，所述电路输入端输入pwm波，所述第一运算放大器的输出端与所述第三运算放大器的负极连接，所述第一运算放大器与第三运算放大器的正极与接地端连接，所述第三运算放大器的负极还与所述第二运算放大器的输出端连接，所述第二运算放大器的正极与负极分别与所述第一电阻的两端连接，所述第三运算放大器的负极与输出端之间还依次连接有第十一电阻、第三电容。
6.优选的，所述第二运算放大器的正极与所述第一电阻之间还串联有第二电阻，所述第二运算放大器的负极与所述第一电阻之间还串联有第三电阻，所述第一运算放大器的正极与接地端之间还串联有第五电阻，所述第一运算放大器的负极与所述电路输入端之间还串联有第六电阻，所述第三运算放大器的正极与所述接地端之间还串联有第十电阻。
7.优选的，所述第二运算放大器的输出端与所述第三运算放大器的负极之间还串联有第九电阻，所述第一运算放大器的输出端与所述第三运算放大器的负极之间还串联有第八电阻。
8.优选的，所述第二运算放大器的输出端与负极之间并联有第四电阻与第一电容。
9.优选的，所述mos管的基极与接地端之间还串联有第十四电阻。
10.优选的，所述第一运算放大器的负极与输出端之间还串联有第七电阻。
11.优选的，所述第三运算放大器的负极还通过第二电容与第四电容分别与接地端连接。
12.本实用新型的有益效果为：通过本技术方案，所需电阻体积很小，并且可通过调节占空比控制放电电流的大小，使得电路以恒定电流进行放电，减少了电路热量，且放电电路不会产生无用功耗。
附图说明
13.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
14.图1为本技术实施例提供的一种放电电路的结构示意图。
具体实施方式
15.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。
16.在下述介绍中，术语“第一”、“第二”仅为用于描述的目的，而不能理解为指示或暗示相对重要性。下述介绍提供了本实用新型的多个实施例，不同实施例之间可以替换或者合并组合，因此本实用新型也可认为包含所记载的相同和/或不同实施例的所有可能组合。因而，如果一个实施例包含特征a、b、c，另一个实施例包含特征b、d，那么本实用新型也应视为包括含有a、b、c、d的一个或多个所有其他可能的组合的实施例，尽管该实施例可能并未在以下内容中有明确的文字记载。
17.下面的描述提供了示例，并且不对权利要求书中阐述的范围、适用性或示例进行限制。可以在不脱离本

技术实现要素：
的范围的情况下，对描述的元素的功能和布置做出改变。各个示例可以适当省略、替代或添加各种过程或组件。例如所描述的方法可以以所描述的顺序不同的顺序来执行，并且可以添加、省略或组合各种步骤。此外，可以将关于一些示例描述的特征组合到其他示例中。
18.参见图1，图1是本技术实施例提供的一种放电电路的结构示意图。所述放电电路包括：mos管q1、第一运算放大器u1、第二运算放大器u2、第三运算放大器u3，所述mos管q1的漏极与电路输出端连接，所述mos管q1的源极通过第一电阻r1与接地端连接，所述mos管的基极通过第十三电阻r13与所述第三运算放大器u3的输出端连接，所述第一运算放大器u1的负极与电路输入端连接，所述电路输入端输入pwm波，所述第一运算放大器u1的输出端与所述第三运算放大器u3的负极连接，所述第一运算放大器u1与第三运算放大器u3的正极与接地端连接，所述第三运算放大器u3的负极还与所述第二运算放大器u2的输出端连接，所述第二运算放大器u2的正极与负极分别与所述第一电阻r1的两端连接，所述第三运算放大器u3的负极与输出端之间还依次连接有第十一电阻r11、第三电容c3。
19.在一种可实施方式中，所述第二运算放大器u2的正极与所述第一电阻r1之间还串联有第二电阻r2，所述第二运算放大器u2的负极与所述第一电阻r1之间还串联有第三电阻r3，所述第一运算放大器u1的正极与接地端之间还串联有第五电阻r5，所述第一运算放大器u1的负极与所述电路输入端之间还串联有第六电阻r6，所述第三运算放大器u3的正极与
所述接地端之间还串联有第十电阻r10。
20.在一种可实施方式中，所述第二运算放大器u2的输出端与所述第三运算放大器u3的负极之间还串联有第九电阻r9，所述第一运算放大器u1的输出端与所述第三运算放大器u3的负极之间还串联有第八电阻r8。
21.在一种可实施方式中，所述第二运算放大器u2的输出端与负极之间并联有第四电阻r4与第一电容c1。
22.在一种可实施方式中，所述mos管q1的基极与接地端之间还串联有第十四电阻r14。
23.在一种可实施方式中，所述第一运算放大器u1的负极与输出端之间还串联有第七电阻r7。
24.在一种可实施方式中，所述第三运算放大器u3的负极还通过第二电容c2与第四电容c4分别与接地端连接。
25.具体的，本技术的工作原理为：当cpu控制pwm波为低电平时，经r6输入运放u1，使运放u1输出为低电平，则u3输入也为低电平，此时u3输出为低电平。u3的输出经r13控制mos管q1的g极为低电平，这时q1处于关断状态，所以vo 经q1
‑
r1
‑
gnd不产生电流，放电电路无效，此时产品不产生任何损耗，产品效率不受影响。当产品需要以设定电流放电时，cpu控制pwm波形成一个较小占空比的方波，pwm波通过r6进入运放u1,整形后变成直流电平(负电平)，再经过u3，通过r11给电容c3充电，使得u3的输出(正电平)通过r13控制mos管q1的g极电平，使得q1打开，这时vo 通过q1、r1与gnd间形成通路，电流在r1产生的电压通过差分运放u2进行放大输出，经r9反馈到u3的输入端，随着r1上电压升高，u2的输出电压随之增大，当u2的输出电压与u1的输出电压相加为0时(u1输出电压为负，u2输出电压为正)，电容c3充电结束，u3输出电压保持恒定，r1上的电流达到稳定状态。同时将稳定后u2的输出电压采回cpu，可精准计算出流经r1的放电电流。
26.此电路可根据需要，通过cpu控制pwm波占空比的大小，经过上述相同的过程使得电路以设定的电流进行放电，达到以恒定电流控制放电速度的目的。
27.示例性的，例如要给输出电压为1000v的高压电源放电,放电采样电阻为10欧，所需恒流放电电流大小为20ma。由于放电过程中输出电压是动态下降的，若实现恒流放电，放电过程中10欧电阻上两端的电压需维持0.2v不变，于是根据采样电阻上的电压来调节pwm波的占空比使mos两端的电压随着输出电压的变化而变化，保证采样电阻两端的电压保持恒定，从而达到恒流放电的目的。并且可通过调节pwm波的占空比控制放电电流大小，使输出电压在规定时间内完成放电动作。
28.若采用常规方式进行放电，放电电阻上的功耗1000v*0.02a＝20w，电阻要承受1000v的耐压，这就需要多个电阻串并连以达到功耗和耐压都可满足要求的目的，产品功耗增加，电阻占用体积较大，对产品的整体布局有很大影响，并且放电过程中，电流会逐渐减小，放电速度越来越慢；而采用本方案，电阻上的电压为0.2v，功耗为0.2v*0.02a＝0.004w，所需电阻体积很小，并且可通过调节占空比控制放电电流的大小,使得产品已恒定电流20ma进行放电，解决了电阻体积大，对产品布局产生影响，以及放电速度不可控的问题。
29.以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑
说明书及实践这里的公开后，将容易想到本公开的其实施方案。本实用新型旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的范围和精神由权利要求限定。