电容阵列型逐次逼近模数转换器的校准方法与流程

1.本公开涉及电子电路技术领域，具体涉及一种电容阵列型逐次逼近模数转换器的校准方法。


背景技术：

2.随着信息产业的发展，数字信号处理技术日新月异，作为连接模拟与数字世界桥梁的模数/数模(a/d、d/a)转换器也得到了越来越广泛的应用。如模数转换器（adc）作为模拟世界和数字世界之间的桥梁，将模拟信号转换成数字信号。伴随数字信号处理速度的提升，其必然对模数/数模转换器提出高速、高精度的要求；同时便携式消费类电子产品、医疗器械等的蓬勃发展，也对模数/数模转换器提出了低功耗的要求。flash a/d、δ∑a/d分别代表高速、高精度的两个极端，相比该两者，中等速度中等精度的电容阵列型逐次逼近模数转换器(sar adc)以其极低功耗和低延迟等特性逐渐受到人们青睐，其在医疗仪器、工业控制及微机接口等领域应用越来越广泛。
3.sar adc通过逐次比较输入信号和内部数模转换器（dac）产生的信号来决定每一位的数值。dac通常由电容阵列来实现，而dac电容阵列的大小通常由adc的分辨率，线性度，以及电容的匹配特性决定。首先相比电阻型或电流型数模转换器，电容阵列型adc不存在静态功耗，其能耗主要体现在电容充放电，其次电容阵列本身具有采样保持功能，能一定程度上减小芯片面积，降低成本。但不论是传统二进制电容阵列还是桥式电容阵列，其电容数及面积随着分辨率的增大呈指数增长。如果按adc分辨率，线性度和工艺生产的匹配度选取单位电容c，则电容面积增大，导致芯片面积增大，成本增加，功耗增加，以及难以提高采样率。而且当电容的匹配度不能满足adc线性度的要求时，adc的直流（dc）和交流（ac）性能包括差分非线性（dnl），积分非线性（inl），总谐波失真（thd），无杂散动态范围（sfdr）都将会受到影响。
4.目前sar adc的电容失配问题通常通过模拟校准或数字校准来解决。模拟校准是通过添加校准电路在每一位转换过程中补偿电容失配带来的误差。数字校准是将电容失配存储在数字域，在获得转换结果后进行后处理来矫正。模拟校准相对数字校准具有延迟低的优点，和增加电路复杂性及面积的缺点。数字校准通过使用非二进制权重引入冗余，从而可以用低位电容来校准高位电容。然而非二进制权重电容阵列增加了电路复杂度以及计算复杂度。


技术实现要素：

5.为了解决上述技术问题，本公开提供了一种电容阵列型逐次逼近模数转换器的校准方法，可以突破非二进制权重模数转换器所必须的冗余要求，基于传统的二进制模数转换器即可实现权重校准，从而避免了非二进制权重带来的电路复杂性和计算复杂度。
6.一方面本公开提供了一种电容阵列型逐次逼近模数转换器的校准方法，该逐次逼近模数转换器中的电容从低位到高位遵循二进制权重的比例，其中，该校准方法包括：
获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码；将待校准的模数转换器的输出码用该误差编码做相应加或减的修正得到最终校准后的输出码。
7.优选地，前述的逐次逼近型模数转换器的电容阵列包括正电容阵列和负电容阵列，前述的获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码的步骤包括：初始化正电容阵列中的目标位正电容并进行采样；通过逻辑控制切换目标位电容及其下一位电容的极板电压状态，获取该目标位电容的第一权重误差电压；使用差分模数转换将该第一权重误差电压转换获得前述目标位电容的第一权重误差电压编码，该第一权重误差电压编码由目标位下两位电容到最低位电容表示；初始化负电容阵列中的目标位负电容并进行采样；通过逻辑控制切换目标位电容及其下一位电容的极板电压状态，获取该目标位电容的第二权重误差电压；使用差分模数转换将该第二权重误差电压转换获得前述目标位电容的第二权重误差电压编码，该第二权重误差电压编码由目标位下两位电容到最低位电容表示；根据前述的第一权重误差电压编码和第二权重误差电压编码得到该目标位电容的实际权重值与其理想权重值之间的误差编码，前述的目标位电容包括目标位正电容和目标位负电容。
8.优选地，任意位正电容的下极板通过三选一开关连接正输入电压、正参考电压和负参考电压中的任意一个，上极板与该正电容阵列的正输出端的连接节点通过单选开关连接公共电压，并且，前述初始化正电容阵列中的目标位正电容并进行采样的步骤包括：将正电容阵列中目标位正电容的下极板连正参考电压，其他正电容的下极板连通负参考电压，将负电容阵列中目标位下一位的负电容的下极板连通正参考电压，其他负电容的下极板连通负参考电压，以及将正电容阵列中各正电容的上极板通过单选开关连通公共电压，将负电容阵列中各负电容的上极板通过单选开关连通公共电压；采样，断开前述的公共电压，使得正电容阵列与负电容阵列的电容电荷保持恒定。
9.优选地，前述的通过逻辑控制切换目标位电容的极板电压状态，获取该目标位电容的第一权重误差电压的步骤包括：逻辑控制切换目标位及其下一位的正电容的极板电压状态，使正电容阵列中目标位正电容的下极板切换连通至负参考电压，且目标位下一位的正电容的下极板切换连通至正参考电压，将负电容阵列中目标位下一位的负电容的下极板切换连通至负参考电压，正电容阵列的正输出端与负电容阵列的负输出端之间产生前述的第一权重误差电压，该第一权重误差电压表征目标位正电容的实际权重值相减去前述目标位下一位的正电容的实际权重值与前述目标位下一位的负电容的实际权重值之和后的差值。
10.优选地，任意位负电容的下极板通过三选一开关连接负输入电压、正参考电压和负参考电压中的任意一个，上极板与该负电容阵列的负输出端的连接节点通过单选开关连接公共电压，并且，前述初始化负电容阵列中的目标位负电容并进行采样的步骤包括：
将正电容阵列中目标位下一位的正电容的下极板连通正参考电压，其他正电容的下极板连通负参考电压，将负电容阵列中目标位负电容的下极板连通正参考电压，其他负电容的下极板连通负参考电压，以及将正电容阵列中各正电容的上极板通过单选开关连通公共电压，将负电容阵列中各负电容的上极板通过单选开关连通公共电压；采样，断开前述的公共电压，使得正电容阵列与负电容阵列的电容电荷保持恒定。
11.优选地，前述的通过逻辑控制切换目标位电容的极板电压状态，获取该目标位电容的第二权重误差电压的步骤包括：逻辑控制切换目标位及其下一位的正电容的极板电压状态，使正电容阵列中前述目标位下一位的正电容的下极板切换连通至负参考电压，使负电容阵列中该目标位负电容的下极板切换连通至负参考电压，以及目标位下一位的负电容的下极板切换连通至正参考电压，该正电容阵列的正输出端与负电容阵列的负输出端之间产生前述的第二权重误差电压，该第二权重误差电压表征目标位负电容的实际权重值相减去前述目标位下一位的正电容的实际权重值与前述目标位下一位的负电容的实际权重值之和后的差值。
12.优选地，前述的获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码的步骤还包括：重复获取步骤以得到多个第一权重误差电压和第一权重误差电压编码，以及多个第二权重误差电压和第二权重误差电压编码；分别求取该多个第一权重误差电压编码的平均值以及该多个第二权重误差电压编码的平均值；并根据前述第一权重误差电压编码的平均值和第二权重误差电压编码的平均值得到目标位电容的实际权重值与其理想权重值之间的误差编码，或者，重复获取步骤分别得到多个第一权重误差电压编码以及多个第二权重误差电压误差编码；计算得到多个目标位电容的实际权重值与其理想权重值之间的误差编码；通过计算该多个误差编码的平均值获取最后的误差编码。
13.优选地，前述的校准方法还包括：根据电容生产工艺选取适当的电容大小以满足低位匹配要求，从而可相应地选取不同高位的权重位开始校准。
14.优选地，前述的校准方法还包括：每次校准后得到的输出码的位宽可根据预设精度需求和/或静态存储器的参数进行调整，其中，所述静态存储器用于存储前述的实际权重值或误差编码。
15.另一方面本公开实施例还提供了一种电容阵列型逐次逼近模数转换器的校准方法，该逐次逼近模数转换器中的电容从低位到高位遵循二进制权重的比例，其中，该校准方法包括：获取目标位电容的实际权重值以及该实际权重值的二进制编码；将待校准的该逐次逼近模数转换器的输出码用前述的二进制编码做相应加或减的修正得到最终校准后的输出码。
16.本公开的有益效果是：本公开提供的电容阵列型逐次逼近模数转换器的校准方
法，适用于单端或差分输入模数转换器，该逐次逼近模数转换器中的电容从低位到高位遵循二进制权重的比例，通过传统二进制电容阵列或桥接电容阵列来实现电容阵列，单个电容或一对相等电容实现每一位权重，由此实现校准由于电容失配或寄生电容带来的权重偏差。其中，该校准方法通过获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码；再将待校准的该逐次逼近模数转换器的输出码用该误差编码做相应加或减的修正得到最终校准后的输出码。此校准方法突破了非二进制权重必须满足冗余的要求，可以在传统的二进制模数转换器实现权重校准，在模数转换得到的原始码基础上通过简单加减法实现数字校正，有效避免了现有技术的二进制权重校准中比较器电压偏移的存在使得dnl向某一方向漂移，使得lsb的几位校正位不足以表示包含电压偏移的错误值的问题，提高了校准精度和准确度，同时改善了采用非二进制权重校准带来的电路复杂性和计算复杂度。
附图说明
17.通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
18.图1示出现有技术中的逐次逼近模数转换器的系统框图；图2示出现有技术中的差分二进制权电容阵列型数模转换器中电容阵列的结构示意图；图3示出现有技术中的分段二进制权电容阵列型数模转换器中电容阵列的结构示意图；图4示出本公开实施例提供的适用于电容阵列型逐次逼近模数转换器的校准方法的流程示意图；图5示出图4所示校准方法中步骤s110的子步骤流程的示意图；图6示出本公开实施例提供的一种实施方式中n位差分输入的二进制sar adc的部分结构示意图。
具体实施方式
19.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
20.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
21.下面，参照附图对本公开进行详细说明。
22.最简单的传统二进制电容阵列由c，c，2c，4c，
…
，2^(n
‑
1)c组成，对应二进制不同位的权重，n是adc的分辨率，c是单位电容，电容总数是2^n c。桥式电容阵列通过引入电容阵列之间的桥接电容可以减少电容总数，前面提到的电容阵列分成两个c，2c，
…
2^(n/2
‑
1)c阵列，中间用桥接电容cc连接，电容总数约为2^(n/2 1)c.还可以分成更多的小电容阵列，进一步减少电容数。
23.图1示出现有技术中的逐次逼近模数转换器的系统框图。参考图1，传统的逐次逼近模数转换器（sar adc）100通常包含一个偏置及时钟电路110、采样保持电路120、一个比较器130、一个逻辑控制器140，以及一个数模转换器(dac)150，其中vi为输入信号，vref为参考信号，dout为模数转换器输出码。采样保持电路120及dac 150的输出作为比较器130的输入；比较器130依据其双端输入电压的大小给出比较结果，并作为逻辑控制器140的输入；逻辑控制器140由此给出dac 150的控制信号及最终输出码；偏置及时钟电路110负责为芯片各模块提供时钟及电压、电流偏置。其工作过程简单总结为：先将vi与比较，视比较结果，再将vi与或比较，依此类推逐次逼近，比较n次，得到n位输出。
24.根据内嵌数模转换器的不同，sar adc又可划分为许多类，其中电容阵列型数模转换器得到广泛采用。如图2所示：约定vrp为正的参考电压，vrn为负的参考电压，vcm为共模电压，vip为正的输入电压，vin为负的输入电压；电容阵列分为p和n两端，p端有共(n 1）个电容，下极板由逻辑控制器140控制通过三端开关选择接vrp、vrn或vip，所有（n 1）个电容的上极板接到一起，其输出电压为vp；n端有共（n 1）个电容，其下极板由逻辑控制器140控制通过三端开关选择接vrp、vrn或vin，所有（n 1）个电容的上极板接到一起，其输出电压为vn。输出电压vp、vn分别与后级比较器正端输入和负端输入相连。正如前述内容所提到的，基于二进制电容阵列型的数模转换器主要存在如下优势：电容阵列本身具有采样保持功能；相比电阻型或电流型数模转换器，电容阵列型数模转换器不存在静态功耗，其能耗主要体现在电容充放电。
25.但目前电容阵列对sar adc存在如下两方面的不足之处：一、电容阵列通常是二进制权的形式，使得总电容随转换精度成幂函数增加；二、电容匹配精度有限。图2中，约定c0为单位电容，为p端阵列第i位电容的失配，为n端阵列第i位电容的失配，和同样为失配系数，考虑到电容失配后，图2所示各电容真实值可表述为。针对第一个问题，目前主流的改进方案是电容对阵列采用分段电容结构，如图3所示：vp、vn、vrp、vrn、vip、vin、c0含义与图2一致，电容阵列同样分为p端和n端，约定vp近端为p
‑
ms，vp远端为p
‑
ls，两者通过桥电容c
ps
相连，为p
‑
ms端阵列第i位电容的失配，为p
‑
ls端阵列第i位电容的失配，为c
ps
相比单位电容的失配；vn近端为n
‑
ms，vn远端为n
‑
ls，两者通过桥电容c
ns
相连，为n
‑
ms端阵列第i位电容的失配；为n
‑
ls端阵列第i位电容的失配；为c
ns
相比单位电容的失配。考虑到失配后，图3所示各电容真实值可表述为 和 。图3所示结构可以成倍减少总电容大小，但每段仍成二进制权的形式，且电容失配的影响仍然存在；而第二个问题，前人从版图及校准等方面提出了不少方案，如版图上加虚拟冗余电容、采用共中心结构等，这些方法在一定程度上可以克服由于工艺生产条件导致介质板厚度不均带来的固有误差，
但也带来了两个问题：一、连线复杂，寄生严重；二、虚拟冗余电容数目可观，面积效率大打折扣。
26.为抵消由于电容匹配问题引起的误差，除上述版图级方法外，还有形形色色的校准，比如与本发明也最为相近的一种对电容型逐次逼近模数转换器中的电容阵列的校准方法，chun c.lee等人在2015年vlsi电路研讨会提出的“a 12b 70ms/s sar adc with digital startup calibrationin 14nm cmos”一文中指出，使用在011111和100000两个码字的转换差异（msb的误差造成），以及x01111和x10000的差异（msb
‑
1位的误差造成）等，利用差分非线性（dnl）的误差累积到最后进行数字校正。其校正过程为：首先在正常的转换开始之前，从需要校正的最低位开始校正，忽略比校正位高的位数，通过分别强制需要校正的那位为0和1，然后用正常的方式转换比较其余的位数，可以得到一个d 和一个d
‑
，两者相减除以二即可得到该位的校正信息；其次从需要校准的第一位一直校正到最高位，直到最后对最高位的校正已经包含了低位的错误信息，利用一个寄存器记录最终的msb的校正信息；全部校正结束后，在每次正常转换的最后，用加法器加入这一校正信息，再经过冗余转换，得到最后的结果，从而达到校准目的。此方法依赖于低于2进制权重的冗余，并存在有不足：由于比较器电压偏移的存在使得dnl向某一方向漂移，会使得lsb的几位校正位不足以表示包含电压偏移的错误值，因此需要增加更多的冗余来覆盖比较器电压偏移造成的影响。
27.基于此，一方面为了避免了非二进制权重模数转换器所必须的冗余要求，以至增加电路复杂度以及计算复杂度，另一方面也为了避免上述基于二进制电容阵列的权重校准方法中的误差，本公开提供了一种电容阵列型逐次逼近模数转换器的校准方法，其适用于单端或差分输入模数转换器，通过传统二进制电容阵列或桥接电容阵列，以及单个电容或一对相等电容的实现每一位权重的构架，由此实现校准由于电容失配或寄生电容带来的权重偏差。
28.本公开提供的校准方法突破了非二进制权重必须满足冗余的要求，可以在传统的二进制模数转换器实现权重校准，在模数转换得到的原始码基础上通过简单加减法实现数字校正，从而避免了非二进制权重带来的电路复杂性和计算复杂度。
29.图4示出本公开实施例提供的适用于电容阵列型逐次逼近模数转换器的校准方法的流程示意图，图5示出图4所示校准方法中步骤s110的子步骤流程的示意图，图6示出本公开实施例提供的一种实施方式中n位差分输入的二进制sar adc的部分结构示意图。
30.本公开实施例提供的电容阵列型逐次逼近模数转换器的校准方法，适用于单端或差分输入模数转换器，该逐次逼近型模数转换器中的电容从低位到高位遵循二进制权重的比例。在本实施例中，前述的逐次逼近型模数转换器以差分输入模数转换器200为例，如图6所示。该差分输入模数转换器200是一个n位的差分输入的二进制sar adc，其至少包括：电容阵列210、比较器220和逻辑控制器230，其中，电容阵列210包括正电容阵列211和负电容阵列212，任意位正电容ci_p的下极板通过三选一开关连接正输入电压vinp、正参考电压vrp和负参考电压vrn中的任意一个，上极板与该正电容阵列211的正输出端vp的连接节点通过单选开关连接公共电压vcm，任意位负电容ci_n的下极板通过三选一开关连接负输入电压vinn、正参考电压vrp和负参考电压vrn中的任意一个，上极板与该负电容阵列212的负输出端vn的连接节点通过单选开关连接公共电压vcm，该正电容阵列211的正输出端vp连接比较器220的同相输入端，该负电容阵列212的负输出端vn连接比较器220的反相输入端，比
较器220根据正输出端vp和负输出端vn两端电压的大小关系，给出比较结果(用逻辑的高低电平表示)，并通过逻辑控制器230反馈回正电容阵列211和负电容阵列212的开关上，该逻辑控制器230一方面用于控制该差分输入模数转换器200在校准态 (测电容、计算权重及存储权重值)和正常模数转换态之间切换；另一方面用于提供各个开关的时序控制信号，电容阵列210中各个开关（三选一开关、单选开关）的连通选择由逻辑控制器230根据比较器220输入以及当前的工作模式来决定。参考图4，该校准方法包括：步骤110：获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码。
31.步骤120：将待校准的模数转换器的输出码用该误差编码做相应加或减的修正得到最终校准后的输出码。
32.结合图4~图6，电容阵列210在其正输出端vp和负输出端vn之间设立有n
‑
1对电容，分别对应于二进制每一位权重，二进制最小位（lsb）没有实际电容对应，可看作虚拟电容。该正电容阵列211或该负电容阵列212里的电容从低位到高位遵循二进制权重的比例，即：第i位电容的值是第i
‑
1位电容的2倍。理想情况下，每一位电容所对应的权重分别对应于二进制每一位的值，比如第i位电容的权重ω
i
是。
33.由于电容失配，对应于二进制每一位的电容权重和理想值之间存在一个误差e
i
，其中，，ω
i
，ω
i，ideal
分别是第i位电容的实际权重和理想权重，其中，i=0,1，2,
…
，n
‑
1。
34.在步骤s110中，前述的获取目标位（如第i位）电容的实际权重值ω
i
以及该实际权重值ω
i
与对应目标位电容的理想权重值ω
i，ideal
之间的误差编码参考图5，其具体可以包括如下子步骤s111~子步骤s117：子步骤s111：初始化正电容阵列中的目标位正电容并进行采样。
35.在子步骤s111中，前述的目标位电容包括目标位正电容和目标位负电容。将正电容阵列211中目标位（第i位）正电容ci_p的下极板连正参考电压vrp，其他正电容的下极板连通负参考电压vrn，将负电容阵列212中目标位下一位（第i
‑
1位）的负电容ci
‑
1_n的下极板连通正参考电压vrp，其他负电容的下极板连通负参考电压vrn，以及将正电容阵列211中各正电容的上极板通过单选开关连通公共电压vcm，将负电容阵列212中各负电容的上极板通过单选开关连通公共电压vcm，即vp=vn=vcm；而后断开前述的公共电压vcm，进行采样，使得正电容阵列211与负电容阵列212的电容电荷保持恒定。
36.结合图6，假定k=n
‑
1到i 1，以及i
‑
2到1的任意位，则该初始化的过程为：vk_p=vrn，vk_n=vrn，vi_p=vrp，vi_n=vrn，vi
‑
1_p=vrn，vi
‑
1_n=vrp，vp=vn=vcm，其中，vk_p为第k位的正电容的下极板所连接的三选一开关，vk_n为第k位的负电容的下极板所连接的三选一开关，vi_p为第i位正电容下极板的电压，vi_n为第i位负电容下极板的电压，类似的，vi
‑
1_p和vi
‑
1_n分别为第i
‑
1位正电容下极板的电压和第i
‑
1位负电容下极板的电压，通过初始化电容与开关，而后断开公共电压端，进行采样。
37.子步骤s112：通过逻辑控制切换目标位电容及其下一位电容的极板电压状态，获
取该目标位电容的第一权重误差电压。
38.在子步骤s112中，逻辑控制切换目标位（第i位）及其下一位（第i
‑
1位）的正电容的极板电压状态，使正电容阵列211中目标位（第i位）正电容的下极板切换连通至负参考电压vrn，且目标位下一位（第i
‑
1位）的正电容的下极板切换连通至正参考电压vrp，将负电容阵列212中目标位下一位（第i
‑
1位）的负电容的下极板切换连通至负参考电压vrn，正电容阵列211的正输出端vp与负电容阵列212的负输出端vn之间产生前述的第一权重误差电压vp
‑
vn，其中，该第一权重误差电压vp
‑
vn表征目标位正电容ci_p（第i位正电容，以下命名方式类似，不再过多阐述）的实际权重值ω
i,0
相减去该目标位下一位的正电容ci
‑
1_p的实际权重值与该目标位下一位的负电容ci
‑
1_n的实际权重值之和ω
i
‑1后的差值。
39.在本实施例中，结合图6，具体的，通过逻辑控制切换开关连接状态，使vi_p=vrn，vi_n=vrn，vi
‑
1_p=vrp，vi
‑
1_n=vrn，这样正电容阵列211的正输出端vp和负电容阵列212的负输出端vn之间产生该第一权重误差电压vp
‑
vn。
40.理想匹配的情况下，ci_p=ci_n=2*ci
‑
1_p=2*ci
‑
1_n，，即vp
‑
vn的电压值为零。但由于电容匹配失调，此电压可为正或负。
41.子步骤s113：使用差分模数转换将该第一权重误差电压转换获得前述目标位电容的第一权重误差电压编码。
42.子步骤s113中，该第一权重误差电压编码由目标位下两位（第i
‑
2位）电容到最低位电容来表示。具体的，使用差分模数转换，用第i
‑
2位电容到最低位电容转换获得该第一权重误差电压的i
‑
1位编码b
i
‑2b
i
‑1…
b0。
43.ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（2）子步骤s114：初始化负电容阵列中的目标位负电容并进行采样。
44.在子步骤s114中，将正电容阵列211中目标位下一位的正电容ci
‑
1_p的下极板连通正参考电压vrp，其他正电容的下极板连通负参考电压vrn，将负电容阵列121中目标位负电容ci_n的下极板连通正参考电压vrp，其他负电容的下极板连通负参考电压vrn，以及将正电容阵列211中各正电容的上极板通过单选开关连通公共电压vcm，将负电容阵列212中各负电容的上极板通过单选开关连通公共电压vcm，即vp=vn=vcm，而后断开前述的公共电压vcm，进行采样，使得正电容阵列211与负电容阵列212的电容电荷保持恒定。
45.结合图6，该初始化的过程为：vk_p=vrn，vk_n=vrn，vi_p=vrn，vi_n=vrp，vi
‑
1_p=vrp，vi
‑
1_n=vrn，vp=vn=vcm，其中，vk_p为第k位的正电容的下极板所连接的三选一开关，vk_n为第k位的负电容的下极板所连接的三选一开关，vi_p为第i位正电容下极板的电压，vi_n为第i位负电容下极板的电压，类似的，vi
‑
1_p和vi
‑
1_n分别为第i
‑
1位正电容下极板的电压和第i
‑
1位负电容下极板的电压，通过初始化电容与开关，而后断开公共电压端，进行采样。
46.子步骤s115：通过逻辑控制切换目标位电容及其下一位电容的极板电压状态，获取该目标位电容的第二权重误差电压。
47.在子步骤s115中，通过逻辑控制切换目标位及其下一位的负电容ci_n和ci
‑
1_n的
极板电压状态，使负电容阵列212中目标位下一位的负电容ci
‑
1_n的下极板切换连通至正输入电压vrp，该目标位负电容ci_n的下极板切换连通至负参考电压vrn，使正电容阵列211中目标位下一位的正电容ci
‑
1_p的下极板切换连通至负参考电压vrn，该正电容阵列211的正输出端vp与负电容阵列212的负输出端vn之间产生前述的第二权重误差电压，其中，该第二权重误差电压vp
‑
vn表征目标位负电容ci_n的实际权重值ω
i,1
相减去目标位下一位的正电容ci
‑
1_p的实际权重值与目标位下一位的负电容ci
‑
1_n的实际权重值之和ω
i
‑1后的差值。
48.ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（3）在本实施例中，结合图6，具体的，通过逻辑控制切换开关连接状态，使vi_p=vrn，vi_n=vrn，vi
‑
1_p=vrn，vi
‑
1_n=vrp，这样正电容阵列211的正输出端vp和负电容阵列212的负输出端vn之间产生该第二权重误差电压vp
‑
vn。
49.理想匹配的情况下，ci_p=ci_n=2*ci
‑
1_p=2*ci
‑
1_n，即vp
‑
vn的电压值为零。但由于电容匹配失调，此电压同样可为正或负。
50.子步骤s116：使用差分模数转换将该第二权重误差电压转换获得前述目标位电容的第二权重误差电压编码。
51.在子步骤s116中，该第二权重误差电压编码由目标位下两位（第i
‑
2位）电容到最低位电容来表示。具体的，使用差分模数转换，用第i
‑
2位电容到最低位电容转换获得权重误差电压的 i
‑
1 位编码 b
i
‑2b
i
‑1…
b
0 。
52.ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（4）子步骤s117：根据前述的第一权重误差电压编码和第二权重误差电压编码得到该目标位电容的实际权重值与其理想权重值之间的误差编码。
53.在子步骤s117中，根据前述的第一权重误差电压编码和第二权重误差电压编码可获得第i位权重ω
i
和权重误差e
i
：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（5）
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（6）
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（7）采用本公开实施例提出的校准方法可以获得从第m 1位到第n
‑
1位的权重误差e
i
，然后在正常转换结束后，在最初得到的待校准的模数转换器的二进制输出码code
ideal
上进行简单加减法，即可获得正确的编码code
correct
，即前述校准后的输出码：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（8）在本公开提供的另一实施例中，在该实施例提出的校准方法中，前述步骤与前一实施例基本相同，而后在通过子步骤s117中的公式（6）获得第i位权重ωi后，也可以利用第i位权重ωi，在最初得到的待校准的模数转换器的二进制输出码code
ideal
上进行简单加减法，获得正确的编码code
correct
，即前述校准后的输出码：
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
（9）其中，b
i
是对应code
ideal
中第i位的二进制码值。
54.在实际应用中，可结合实际应用场景选择上述两种实施例中所述的校准方法的其中任一均可获得校准后的输出码。
55.可选地，前述两个实施例的其中任一所提出的的校准方法中还可以包括：选取合适的单位电容c以保障该逐次逼近模数转换器200从其最低位（lsb）到最低校准目标位（第m 1位）的下一位（第m位）的电容权重误差很小，从而获得校准后从m 1位到最高位（msb）第n
‑
1位的输出码，其中，前述的最低校准目标位（第m 1位）的位阶低于该逐次逼近模数转换器200可转换最高位（第n
‑
1位）的位阶，即m远小于n
‑
1。
56.由此，本公开实施例提出的校准方法可以实现从m 1位到n
‑
1位，逐位用以上步骤进行校准，从而得到所有的权重及权重误差，以有效避免了现有技术的二进制权重校准中比较器电压偏移的存在使得dnl向某一方向漂移，使得lsb的几位校正位不足以表示包含电压偏移的错误值的问题，提高了校准精度和准确度。
57.本公开实施例提出的校准方法应用于传统二进制电容阵列或桥接电容阵列的单端或差分输入模数转换器中时，以单个电容或一对相等电容实现每一位权重，可以校准由于电容失配或寄生电容带来的权重偏差。该校准方法突破了非二进制权重必须满足冗余的要求，可以在传统的二进制模数转换器实现权重校准，在模数转换得到的原始码基础上通过简单加减法实现数字校正。从而有效避免了非二进制权重带来的电路复杂性和计算复杂度。
58.可选地，在一实施方式中，前述的获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码的步骤还可以包括：重复前述的获取步骤以得到多个第一权重误差电压和第一权重误差电压编码，以及多个第二权重误差电压和第二权重误差电压编码；分别求取该多个第一权重误差电压编码的平均值以及该多个第二权重误差电压编码的平均值；并根据前述第一权重误差电压编码的平均值和第二权重误差电压编码的平均值得到目标位电容的实际权重值与其理想权重值之间的误差编码。
59.在另一实施方式中，前述的获取目标位电容的实际权重值以及该实际权重值与对应目标位电容的理想权重值之间的误差编码的步骤还可以包括：重复前述的获取步骤分别得到多个第一权重误差电压编码以及多个第二权重误差电压误差编码；计算得到多个目标位电容的实际权重值与其理想权重值之间的误差编码；通过计算该多个误差编码的平均值获取最后的误差编码。
60.上述两种实施方式中通过重复获取求取平均值的方式，可以有效的消除噪声的干扰，进一步提高校准的准确度和精度。
61.在一些实施例中，还可以根据电容生产工艺选取适当的电容大小满足低位匹配要求，然后使用sar adc本身的模数转换，从而可相应地选取不同高位的权重位进行校准，以此得到精确的位权重，提高校准的效率。
62.可选地，前述的校准方法还可以包括：每次校准后得到的输出码的位宽可根据预设精度需求和/或静态存储器的参数进行调整，以此进一步提高权重校准的精度和准确度。其中，静态存储器（sram）用于存储实际权重值。
63.应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
64.此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
65.最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。