具有隧道结的垂直腔面发射激光器的制作方法

1.本公开一般涉及垂直腔面发射激光器(vcsel)，更具体地，涉及包括提 高vcsel性能的隧道结的vcsel。


背景技术：

2.vcsel是一种半导体激光器，更具体地说，是一种具有单片激光谐振器 的二极管激光器，其中光沿垂直于芯片表面的方向发射。典型地，激光谐振 器由平行于芯片表面的两个分布式布拉格反射器(dbr)镜组成，在它们之 间是产生光的有源区(由一个或多个量子阱组成)。通常，vcsel的上下部 镜分别被掺杂为p型和n型材料，从而形成二极管结。


技术实现要素：

3.在一些实施方式中，vcsel包括：具有顶表面和底表面的n型衬底层； 在n型衬底层的底表面上的n型金属，该n型金属是vcsel的阴极；在n 型衬底层的顶表面上的n型底镜；在n型底镜上的有源区；在有源区上的p 型层；在有源区上方的氧化层，其中氧化层提供vcsel的光学和电学限制； 在p型层上方的隧道结，其中隧道结用以反转n型顶镜的载体类型，并且其 中满足以下任一：所述氧化层在p型层上或p型层中并且隧道结在氧化层上， 或者隧道结在p型层上并且氧化层在隧道结上；在隧道结上方的n型顶镜； 在n型顶镜上方的顶部接触层；和在顶部接触层上的顶部金属，该顶部金属 是vcsel的阳极。
4.在一些实施方式中，vcsel阵列包括：在n型底镜上的有源区；在有源 区上的p型层；在有源区上方的氧化层，以为vcsel阵列中的vcsel提供 光学和电学限制；以及在p型层上方的隧道结，以反转隧道结上方的n型顶 镜的载体类型，其中满足以下任一：氧化层在p型层上或p型层中且隧道结 在氧化层上，或者隧道结在p型层上且氧化层在隧道结上。
5.在一些实施方式中，一种方法包括：在n型衬底层的表面上形成n型底 镜；在n型底镜上形成有源区；在有源区上形成p型层；在有源区上方形成 氧化层；在p型层上方形成隧道结，其中满足以下任一：氧化层形成在p型 层上或p型层中且隧道结形成在氧化层上，或者隧道结形成在p型层上且氧 化层形成在隧道结上；以及在隧道结上方形成n型顶镜。
附图说明
6.图1a和1b是示出传统vcsel的一例子的示意图。
7.图2是示出如本文所述的具有隧道结的vcsel的示意图。
8.图3a和3b是示出如本文所述的具有隧道结的vcsel的第一示例性实 施方式的图。
9.图4a和4b是示出如本文所述的具有隧道结的vcsel的第二示例性实 施方式的图。
10.图5a和5b是示出如本文所述的具有隧道结的vcsel的第三示例性实 施方式的示意图。
11.图6a和6b是示出如本文所述的具有隧道结的vcsel的第四示例性实 施方式的图。
12.图7a和7b是示出如本文所述的具有两个隧道结的vcsel的示例性实 施方式的示
意图。
13.图8a和8b是说明传统vcsel的典型电流
‑
电压曲线和包括隧道结的 vcsel的模拟电流
‑
电压曲线的比较的图。
14.图9是如本文所述的与制造包括隧道结的vcsel相关的示例过程的流程 图。
具体实施方式
15.示例性实施方式的以下详细描述参考了附图。不同附图中相同的附图标 记可以标识相同或相似的元件。
16.对于二极管激光器，例如vcsel，电子和空穴(hold)需要从相对侧注 入有源区(例如量子阱有源区)。这通常通过在有源区的顶侧放置p型接触和 p型dbr、以及在有源区的底侧放置n型接触和n型dbr来实现。在正偏压 下，空穴从p型dbr注入有源区，电子从n型dbr注入有源区。空穴和电 子在有源区再结合，以发光。通常，p型dbr是vcsel的上部镜，n型dbr 是vcsel的下部镜；但是这种排列可以根据vcsel的几何形状进行翻转。
17.图1a和1b是说明传统vcsel100的例子的示意图。图1a是示出了 vcsel100的各个层的示意图，而图1b是示出了具有图1a所示层的 vcsel100的横截面的示例的示意图。如图1a和1b所示，传统的vcsel 包括n型衬底102，其中n型金属104(用作阴极)在底表面上，n型dbr 106 在顶表面上。如进一步所示，vcsel100包括在n型dbr 106上的有源区108 和在有源区108上的p型dbr 112。如进一步所示，p型接触114放置在p 型dbr 112上，p型金属116(用作阳极)在p型接触114上。如进一步所示， vcsel100包括氧化层110，氧化层110形成氧化物孔(用于提供vcsel100 的光学和电学限制)。如图1b所示，氧化层110通常位于p型dbr 112中的 有源区108上方。值得注意的是，如图1b所示，vcsel100还包括介电层 118和隔离注入物120。
18.p型dbr(例如，p型dbr 112)和p型接触(例如，p型接触114)具 有空穴作为多数载体，而n型dbr(例如，n型dbr 106)和n型接触(例 如，n型金属104)具有电子作为载体。在传统的iii
‑
v半导体中，空穴的迁 移率比电子低。例如，在室温的砷化镓(gaas)中，电子迁移率为8500平 方厘米每伏
‑
秒(cm2/v
·
s)，而空穴迁移率约为400cm2/v
·
s，因此，n型dbr 的电阻明显低于p型dbr。
19.评估vcsel性能的一个参数是vcsel两侧的电压降。对于传统的 vcsel，例如vcsel100，p型dbr的电阻高于n型dbr的电阻，这意味 着p型dbr两侧的电压降明显高于(例如，大约两倍于)n型dbr两侧的 电压降。降低vcsel两侧的电压降将提高vcsel的性能。
20.本文描述的一些实施方式提供了包括隧道结的vcsel。如下文进一步详 细描述的，隧道结允许减少vcsel中的p型材料的量(例如，与vcsel100 相比)。换句话说，隧道结允许在vcsel结构内用n型材料替换至少一些p 型(例如，顶镜的一部分)材料。结果，vcsel两侧的电压降降低，从而提 高了vcsel的性能。此外，在vcsel的顶镜中用n型材料替换p型材料减 少了顶镜中的光吸收损耗，并且还使得顶镜中的掺杂更低(例如，由于与p 型材料相比n型材料的电导率更高)。其他细节如下。
21.图2是示出如本文所述的具有隧道结的vcsel200的例子的示意图。如 图2所示，vcsel200可以包括n型衬底层202、n型金属204、n型底镜206、 有源区208、p型层210、氧化层212、隧道结214、n型顶镜216、顶部接触 层218和顶部金属220。值得注意的是，图2所示的
vcsel200内的p型层 210、氧化层212和隧道结214的顺序和排列是为了说明的目的，并且顺序可 以不同于图2所示的顺序(取决于vcsel200的设计)。下文描述了vcsel200 的各种示例性实施方式。
22.在一些实施方式中，可以使用一系列程序来制造vcsel200。例如，在 其他示例中，可以使用一个或多个生长过程、一个或多个沉积过程、一个或 多个蚀刻过程、一个或多个氧化过程、一个或多个注入过程和/或一个或多个 金属化过程来产生vcsel200的一个或多个层。
23.n型衬底层202包括包含n型材料的衬底。在一些实施方式中，vcsel200 的其他层生长在n型衬底层202上。在一些实施方式中，n型衬底层202可 以由半导体材料形成，例如砷化镓(gaas)、磷化铟(inp)或另一类型的半 导体材料。
24.n型金属204包括位于vcsel200背侧的n型金属层。例如，n型金属 204可以是与n型衬底层202电接触的层(例如，n型衬底层202的背侧)。 作为特定示例，n型金属204可包括退火金属化层，例如金
‑
锗
‑
镍(augeni) 层、钯
‑
锗
‑
金(pdgeau)层等示例。在一些实施方式中，如图2所示，n型 金属204可以用作vcsel200的阴极。
25.n型底部镜206是由n型材料形成的vcsel200的光学谐振器的底部反 射器。例如，n型底部镜206可以包括dbr、电介质镜或其他类型的镜结构。 在一些实施方式中，n型底部镜206可以具有从大约3.5微米(μm)到大约9μm (例如5μm)范围内的厚度。在一些实施方式中，n型底镜206包括使用金 属有机化学气相沉积(mocvd)技术、分子束外延(mbe)技术或其他技 术生长的一组层(例如，铝砷化镓(algaas)层)。
26.有源区208包括一个或多个层，其中电子和空穴再结合以发光，并限定 vcsel200的发射波长范围。例如，有源区208可以包括一个或多个量子阱。 在一些实施方式中，有源区208可以包括在n型顶镜216和n型底镜206之 间的一个或多个腔间隔层。有源区208(包括腔间隔层)的光学厚度以及n 型顶镜216和n型底镜206的光学厚度限定了vcsel200的谐振腔波长，其 可以在有源区的发射波长范围内被设计以实现激光发射。在一些实施方式中， 有源区208的厚度可以在从大约0.06μm到大约0.5μm的范围内，例如0.15μm 或0.30μm。在一些实施方式中，有源区208包括使用mocvd技术、mbe 技术或其他技术生长的一组层。
27.p型层210是包括布置在隧道结214和有源区208之间的p型材料的层。 在一些实施方式中，p型层210是薄的p型dbr(p
‑
dbr)。在这种情况下， p型dbr是vcsel200的光学谐振器的顶部反射器的一部分。例如，p型层 210可以是具有少于六个层对(例如，一到四个层对)的p
‑
dbr。在一些实 施方式中，这种薄的p
‑
dbr具有小于或等于0.5μm的厚度。图3a和3b、4a 和4b、5a和5b以及7a和7b示出了vcsel200的示例性实施方式，其中 p型层210是薄的p
‑
dbr。
28.在一些实施方式中，p型层210是p型间隔层。p型间隔层是在有源区 208中支持空穴注入的层，但不作为vcsel200的光学谐振器的顶部反射器 的一部分。在一些实施方式中，p型间隔层是单一材料的一个层(例如，而 不是交替材料的多个层)。在一些实施方式中，p型间隔层可以包括例如gaas、 algaas(例如，85％al％algaas)等。在一些实施方式中，p型间隔层可以 具有从大约0.1μm到大约1.0μm范围内的厚度。6a和6b示出了vcsel200 的示例性实施方式，其中p型层210是p型间隔层。
29.氧化层212包括形成氧化物孔的氧化层，用于提供vcsel200的光学和 电学限制。在一些实施方式中，氧化层212作为vcsel的一个或多个外延层 的氧化的结果而形成。例
如，氧化层212可以是作为外延层(例如，algaas 层、砷化铝(alas)层等)的氧化的结果而形成的氧化铝(al2o3)层。在一 些实施方式中，氧化层212的厚度可以在从大约0.007μm到大约0.04μm的范 围内，例如0.02μm。在一些实施方式中，在vcsel200周围蚀刻的氧化沟槽 (图2中未示出)可以允许蒸汽进入形成氧化层212的外延层。在一些实施 方式中，氧化物孔具有圆形形状。在一些实施方式中，氧化物孔具有非圆形 形状。在一些实施方式中，由氧化层212形成的氧化物孔的尺寸(例如，直 径)在从大约1μm到大约300μm的范围内，例如5μm或8μm。在一些实施 方式中，氧化层212可以在p型层210上或中。在一些实施方式中，氧化层 可以在隧道结214上。在一些实施方式中，氧化层212可以在n型顶镜216 中。在一些实施方式中，氧化层212可以是n型的(例如，当氧化层212在 隧道结214的与p型层210相反的一侧时)。
30.隧道结214包括一个或多个层，以反转n型顶镜216的载体类型。也就 是说，隧道结214包括将电子从n型顶镜216转换成p型层210中的空穴的 一个或多个层。在一些实施方式中，隧道结214通过放置高掺杂的n型和p 型材料(通常分别称为n 和p )的一个或多个层来形成。由于由高掺杂 材料的结形成的高固有电场，隧道结214允许从隧道结214上方(通过n型 顶镜216)注入的电子被转换到隧道结214下方(在p型层210中)的空穴。 在一些实施方式中，隧道结214可以具有从大约0.01μm到大约0.12μm范围 内的总厚度。
31.在一些实施方式中，隧道结214通过降低vcsel200两侧的电压降(例 如，与vcsel100相比)来提高vcsel200的性能。例如，隧道结214的使 用使得vcsel200能够包括有源区208上方的n型顶镜216和相对薄的p型 层210(而vcsel100包括有源区108上方的相对厚的p型dbr 112并且没 有n型材料)。结果，vcsel200两侧的电压降减小，从而提高了vcsel200 的性能(与vcsel100相比)。值得注意的是，在vcsel200的操作中，隧 道结214两侧可能有一些电压降(例如，对于良好优化的结，大约为0.3v)， 这可以在更高的电流密度下增加。因此，可以放置隧道结214，以便最小化 光损耗和额外的电压降，并且最大化n型载体的更高迁移率的益处。
32.n型顶镜216是由n型材料形成的vcsel200的光学谐振器的顶部反射 器的至少一部分。例如，n型顶镜216可以包括dbr镜、电介质镜等。在一 些实施方式中，n型顶镜216可以具有从大约1μm到大约6μm范围内的厚度， 例如3μm。
33.顶部接触层218是与电流可流过的n型顶镜216电接触(例如，直接或 通过一个或多个其他层，如下所述)的层。在一些实施方式中，顶部接触层 218包括退火的金属化层。例如，顶部接触层218可以包括铬
‑
金(cr
‑
au)层、 金
‑
锌(au
‑
zn)层、钛
‑
铂
‑
金(tiptau)层、金
‑
锗
‑
镍(augeni)层、钯
‑
锗
‑ꢀ
金(pdgeau)层等。在一些实施方式中，顶部接触层218的厚度在从大约 0.03μm到大约0.3μm的范围内，例如0.2μm。在一些实施方式中，顶部接触 层218具有环形、开槽环形、齿轮形或另一圆形或非圆形形状(例如，取决 于vcsel200的设计)。在一些实施方式中，顶部接触层218由n型材料形成 (即，顶部接触层218可以是n型接触层)。例如，当vcsel200包括单隧道 结时，顶部接触层218可以是n型接触层。图3a和3b、4a和4b、5a和 5b以及6a和6b示出了vcsel200的示例性实施方式，其中顶部接触层218 是n型接触层。在一些实施方式中，顶部接触层218由p型材料形成(即， 顶部接触层218可以是p型接触层)。例如，当vcsel200包括两个隧道结时， 顶部接触层218可以是p型接触层。图7a和7b示出了vcsel200的示例性 实施方式，其中顶部接触层218是p型接触层。
34.顶部金属220包括位于vcsel200前侧的金属层。例如，顶部金属220 可以是与顶部接触层218电接触的层。在一些实施方式中，如图2所示，顶 部金属220可以用作vcsel200的阳极。在一些实施方式中，顶部金属220 由n型材料形成(即，顶部金属220可以是n型金属)。例如，当vcsel200 包括单个隧道结时，顶部金属220可以是n型金属。图3a和3b、4a和4b、 5a和5b以及6a和6b示出了vcsel200的示例性实施方式，其中顶部金属 220是n型金属。在一些实施方式中，顶部金属220由p型材料形成(即， 顶部金属220可以是p型金属)。例如，当vcsel200包括两个隧道结时，顶 部金属220可以是p型金属。图7a和7b示出了vcsel 200的示例性实施 方式，其中顶部金属220是p型金属。
35.图2所示的层的数量、排列、厚度、顺序、对称性等被作为例子提供。 实际上，vcsel200可以包括额外的层、更少的层、不同的层、不同构造的 层或与图2所示的层不同排列的层。附加地或替代地，vcsel200的一组层 (例如，一个或多个层)可以执行被描述为由vcsel200的另一组层执行的 一个或多个功能，并且任何层可以包括多于一层。
36.图3a和3b是示出如本文所述的具有隧道结214的vcsel200的第一示 例性实施方式的图。在图3a和3b所示的例子中，p型层210是p型dbr， 氧化层212在p型dbr上或在p型dbr中(例如，p型dbr的最顶部)， 隧道结214在氧化层212上。值得注意的是，图3b所示的vcsel200包括 电介质层222隔离注入物224。图3a和3b中所示的vcsel200的示例性实 施方式可以是理想的，因为vcsel200的大部分结构没有改变(例如，与 vcsel100相比)，这意味着vcsel200的该示例性实施方式的可制造性增加。
37.图3a和3b所示的层的数量、排列、厚度、顺序、对称性等被作为示例 提供。实际上，vcsel200可以包括附加的层、更少的层、不同的层、不同 构造的层或不同排列的层3a和3b。
38.图4a和4b是示出了如本文所述的具有隧道结214的vcsel200的第二 示例性实施方式的图。在图4a和4b所示的例子中，p型层210是p型dbr， 氧化层212在p型dbr中(例如，使得p型dbr的第一部分在氧化层212 上方，p型dbr的第二部分在氧化层212下方)，隧道结214在p型dbr上。 类似于图3a和3b中所示的示例性实施方式，图4a和4b中所示的vcsel200 的示例性实施方式可能是理想的，因为vcsel200的大部分结构没有改变(例 如，与vcsel100相比)，这意味着vcsel200的该示例性实施方式的可制 造性增加。
39.图4a和4b所示的层的数量、排列、厚度、顺序、对称性等被作为例子 提供。实际上，vcsel200可以包括附加的层、更少的层、不同的层、不同 构造的层或不同排列的层4a和4b。
40.图5a和5b是示出了如本文所述的具有隧道结214的vcsel200的第三 示例性实施方式的图。在图5a和5b所示的例子中，p型层210是p型dbr， 隧道结214在p型dbr上，氧化层212在隧道结214上。与图3a和3b所 示的示例性实施方式以及图4a和4b所示的示例性实施方式相比，图5a和 5b所示的示例性实施方式在隧道结214上方将p型dbr和氧化层212移动 更多，这可以改善电阻、光损耗和电流注入，并因此改善整体器件性能。
41.图5a和5b所示的层的数量、排列、厚度、顺序、对称性等作为例子提 供。实际上，vcsel200可以包括附加的层、更少的层、不同的层、不同构 造的层或不同排列的层。
42.图6a和6b是示出如本文所述的具有隧道结214的vcsel200的第四示 例性实施方式的图。在图6a和6b所示的例子中，p型层210是p型间隔层， 隧道结214在p型间隔层上，氧化层212在隧道结214上。值得注意的是， 在图6a和6b所示的示例性实施方式中，没有p
‑
dbr(即，vcsel200的顶 镜完全由n型顶镜216组成)。与vcsel100相比，这种设计可以提供最大
的 性能改进。
43.图6a和6b所示的层的数量、排列、厚度、顺序、对称性等作为例子提 供。实际上，vcsel600可以包括附加的层、更少的层、不同的层、不同构 造的层或不同排列的层6a和6b。
44.如上所述，在图3a和3b、图4a和4b、图5a和5b和图6a和6b所 示的vcsel200的示例性实施方式中，顶部接触层218和顶部金属220是n 型材料(而不是p型材料，如在vcsel100中那样)。因此，掺杂、金属成分、 金属沉积方法和/或合金化可能需要被设计成实现低电阻接触，该低电阻接触 也能够承受随后执行的晶片制造工艺步骤，所述步骤中的一些以高温执行， 或者像氧化工艺一样，在高温和高湿度下执行。因此，在某些情况下，为了 简化制造并遵循与制造vcsel100相关的类似制造步骤，vcsel200可以包 括第二隧道结。
45.图7a和7b是示出如本文所述的具有隧道结214和隧道结226的示例性 vcsel200的示意图。如图2和3所示如图7a和7b所示，(第二)隧道结 226可以放置在n型顶镜216上(例如，p 层延续到表面)。在这种实施方 式中，顶部接触层218和顶部金属220可以是p型材料，因此可以形成为与 高温氧化兼容的隧道接触。值得注意的是，隧道结226可以具有比隧道结214 更低的电阻，因为隧道结214可以在相对较短的时间内暴露于升高的生长温 度。
46.图7a和7b所示的层的数量、排列、厚度、顺序、对称性等作为例子提 供。实际上，vcsel700可以包括附加的层、更少的层、不同的层、不同构 造的层或不同排列的层。
47.图8a和8b是示出了vcsel100的典型电流
‑
电压曲线和vcsel200的 模拟电流
‑
电压曲线的比较的图。线802对应于vcsel100，线804对应于 vcsel200(即，其中p型材料的一些部分被n型材料代替的vcsel)。在这 个例子中，vcsel100的电阻是70欧姆(ω))，并且p型dbr电阻与n型 dbr电阻的比率大约是2。这使得p型dbr电阻约为40ω，n型dbr电阻 约为20ω，其它各层电阻约为10ω。对比地，在vcsel200中，p型dbr 两侧的电阻减小到大约25ω，并且隧道结214两侧有8ω的附加电阻。在这 种情况下，最终结果是芯片两侧的压降降低，这提高了整体效率。对于工作 在高峰值电流(例如，典型地具有低占空比)的设备，例如用于直接飞行时 间感测的设备，这种改进更高。
48.如上所述，图8a和8b作为例子提供。其他示例可能不同于关于图8a 和8b所描述。
49.图9是如本文所述的与制造包括隧道结的vcsel相关的示例过程900 的流程图。
50.如图9所示，过程900可以包括在n型衬底层的表面上形成n型底镜(方 框910)。例如，如上所述，n型底镜可以形成在n型衬底层的表面上。
51.如图9中进一步所示，过程900可以包括在n型底镜上形成有源区(框920)。例如，如上所述，有源区可以形成在n型底镜上。
52.如图9进一步所示，工艺900可以包括在有源区上形成p型层(方框930)。 例如，如上所述，可以在有源区上形成p型层。
53.如图9中进一步所示，过程900可以包括在有源区上方形成氧化层(框 940)。例如，如上所述，氧化层可以形成在有源区上方。
54.如图9中进一步所示，过程900可以包括在p型层上方形成隧道结，其 中氧化层形成在p型层上或p型层中并且隧道结形成在氧化层上，或者隧道 结形成在p型层上并且氧化层形成在隧道结上(框950)。例如，隧道结可以 形成在p型层上方，其中或者是氧化层形成在p型层上或中、并且隧道结形 成在氧化层上，或者是隧道结形成在p型层上并且氧化层形成在隧道结上， 如上所述。
55.如图9进一步所示，工艺900可以包括在隧道结上方形成n型顶镜(方 框960)。例如，如上所述，n型顶镜可以形成在隧道结上方。
56.过程900可以包括额外的实施方式，例如下面描述的和/或结合本文别处 描述的一个或多个其他过程的任何单个实施方式或实施方式的任何组合。
57.在第一实施方式中，过程900包括在n型顶镜上形成n型顶部接触层， 并在n型顶部接触层上形成n型顶部金属。
58.在第二实施方式中，单独或与第一实施方式结合，p型层是p型dbr。
59.在第三实施方式中，单独或与第一和第二实施方式中的一个或多个结合， p型层是p型间隔层。
60.在第四实施方式中，单独或与第一至第三实施方式中的一个或多个结合， 过程900包括在n型顶镜上形成另一隧道结，在另一隧道结上形成p型顶部 接触层，以及在p型顶部接触层上形成p型顶部金属。
61.在第五实施方式中，单独或与第一至第四实施方式中的一个或多个结合， 氧化层在n型顶镜中。
62.在第六实施方式中，单独或与第一至第五实施方式中的一个或多个结合， p型层具有小于六个层对。
63.在第七实施方式中，单独或与第一至第六实施方式中的一个或多个结合， p型层具有小于或等于0.5微米的厚度。
64.尽管图9示出了过程900的示例块，但是在一些实施方式中，过程900 可以包括与图9中所描绘的块相比额外的块、更少的块、不同的块或者不同 排列的块。附加地或替代地，过程900的两个或更多个块可以并行执行。
65.前述公开内容提供了说明和描述，但不旨在穷举或将实施方式限制到所 公开的精确形式。可以根据上述公开内容进行修改和变化，或者可以从实施 方式的实践中获得修改和变化。此外，这里描述的任何实施方式可以被组合， 除非前述公开明确地提供了一个或多个实施方式可以不被组合的理由。
66.即使特征的特定组合在权利要求中被引用和/或在说明书中被公开，这些 组合并不旨在限制各种实施方式的公开。事实上，这些特征中的许多可以以 权利要求中没有具体叙述和/或说明书中没有公开的方式进行组合。尽管下面 列出的每个从属权利要求可以直接依赖于仅一个权利要求，但是各种实施方 式的公开包括每个从属权利要求与权利要求集中的每个其他权利要求的组 合。
67.除非明确说明，否则这里使用的元件、动作或指令不应被解释为关键或 必要的。此外，如本文所用，冠词“一”和“一个”旨在包括一个或多个项 目，并且可以与“一个或多个”互换使用此外，如本文所用，冠词“该”旨 在包括与冠词“该”相关联的一个或多个项目，并且可以与“该一个或多个
”ꢀ
互换使用此外，如此处所使用的，术语“组”旨在包括一个或多个项目(例 如，相关项目、不相关项目、相关和不相关项目的组合等)，并且可以与“一 个或多个”互换使用。当只打算使用一个项目时，使用短语“仅一个”或类 似的语言。此外，如这里所使用的，术语“具有”等意在是开放式术语。此 外，短语“基于”旨在表示“至少部分基于”，除非另有明确说明。此外，如 本文所用，术语“或”在串联使用时旨在包括在内，并且可以与“和/或”互 换使用，除非另有明确说明(例如，如果与“任一”或“仅其中之一”结合 使
用)。此外，为了便于描述，这里可以使用空间上相对的术语，例如“上方”、
ꢀ“
下”、“下方”、“下面”、“上面”、“上”等，来描述一个元件或特征与图中 所示的另一元件或特征的关系。除了附图中描述的方位之外，空间相关术语 旨在包括使用或操作中的设备、装置和/或元件的不同方位。该设备可以以其 他方式定向(旋转90度或在其他方向)，并且这里使用的空间相对描述符同 样可以相应地解释。
68.相关申请的交叉引用
69.本专利申请要求2020年5月21日提交的、标题为“利用隧道结提高垂 直腔面发射激光器的性能”的美国临时专利申请第63/028,248号的优先权。 在先申请的公开内容被认为是本专利申请的一部分，并通过引用结合到本专 利申请中。