一种电路解算方法、装置、电子设备及存储介质与流程

1.本技术涉及电力仿真技术领域，尤其涉及一种电路解算方法、装置、电子设备及存储介质。


背景技术：

2.随着电网技术的发展，尤其随着交直流混合电网的发展，对电路仿真技术提出了新的要求，例如电力系统实时仿真，实现对电力系统的准确实时模拟，以满足电网快速解算和电网控制保护设备硬件在环调试需求。
3.在现有技术中，通常是基于状态变量分析法和响应参数离散方法形成的仿真软件/器进行电路解算。具体由现场可编程门阵列(fpga)构建解算器，例如ehs实时仿真器等产品。
4.但是，若基于现有技术进行电路解算，针对不同电路每次仿真都需重新耗费时间进行fpga编译，增加了电路解算的时间成本。


技术实现要素：

5.本技术提供一种电路解算方法、装置、电子设备及存储介质，以解决现有技术时间成本需求较高等缺陷。
6.本技术第一个方面提供一种电路解算方法，包括：
7.获取待仿真电路对应的电路图；
8.将所述电路图映射到预设的电路解算模型中，以得到所述电路图的等效模型；其中，所述电路解算模型是经过fpga编译的拓扑结构；
9.根据所述电路图的等效模型，确定所述待仿真电路的电路解算结果。
10.可选的，所述电路解算模型是由多个结点和多个线段构成的拓扑结构。
11.可选的，所述将所述电路图映射到预设的电路解算模型中，包括：
12.获取所述电路图中各电气元件的属性信息；
13.将所述各电气元件的在所述电路图中的连接关系及各电气元件的属性信息映射到所述电路解算模型中。
14.可选的，所述电气元件的属性信息至少包括所述电气元件的类别和数值。
15.可选的，所述将所述各电气元件的在所述电路图中的连接关系及各电气元件的属性信息映射到所述电路解算模型中，包括：
16.根据所述电路图的拓扑结构，从所述电路解算模型中提取目标结点和目标线段；其中，所述目标结点对应电路结点，所述目标线段对应电路支路；
17.将所述各电气元件在所述电路图中的连接关系及各电气元件的属性信息映射到对应的目标结点和目标线段；
18.剔除所述电路解算模型中的其他结点和其他线段。
19.可选的，所述剔除所述电路解算模型中的其他结点和其他线段，包括：
20.将预设的合态开关或断态开关映射到所述其他线段。
21.可选的，所述根据所述电路图的等效模型，确定所述待仿真电路的电路解算结果，包括：
22.计算所述电路图的等效模型的电气量值；
23.根据所述等效模型的电气量值，确定所述待仿真电路的电路解算结果。
24.本技术第二个方面提供一种电路解算装置，包括：
25.获取模块，用于获取待仿真电路对应的电路图；
26.映射模块，用于将所述电路图映射到预设的电路解算模型中，以得到所述电路图的等效模型；其中，所述电路解算模型是经过fpga编译的拓扑结构；
27.解算模块，用于根据所述电路图的等效模型，确定所述待仿真电路的电路解算结果。
28.可选的，所述电路解算模型是由多个结点和多个线段构成的拓扑结构。
29.可选的，所述映射模块，具体用于：
30.获取所述电路图中各电气元件的属性信息；
31.将所述各电气元件的在所述电路图中的连接关系及各电气元件的属性信息映射到所述电路解算模型中。
32.可选的，所述电气元件的属性信息至少包括所述电气元件的类别和数值。
33.可选的，所述映射模块，具体用于：
34.根据所述电路图的拓扑结构，从所述电路解算模型中提取目标结点和目标线段；其中，所述目标结点对应电路结点，所述目标线段对应电路支路；
35.将所述各电气元件在所述电路图中的连接关系及各电气元件的属性信息映射到对应的目标结点和目标线段；
36.剔除所述电路解算模型中的其他结点和其他线段。
37.可选的，所述映射模块，具体用于：
38.将预设的合态开关或断态开关映射到所述其他线段。
39.可选的，所述解算模块，具体用于：
40.计算所述电路图的等效模型的电气量值；
41.根据所述等效模型的电气量值，确定所述待仿真电路的电路解算结果。
42.本技术第三个方面提供一种电子设备，包括：至少一个处理器和存储器；
43.所述存储器存储计算机执行指令；
44.所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上第一个方面以及第一个方面各种可能的设计所述的方法。
45.本技术第四个方面提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上第一个方面以及第一个方面各种可能的设计所述的方法。
46.本技术技术方案，具有如下优点：
47.本技术提供的一种电路解算方法、装置、电子设备及存储介质，该方法包括：获取待仿真电路对应的电路图；将电路图映射到预设的电路解算模型中，以得到电路图的等效模型；其中，电路解算模型是经过fpga编译的拓扑结构；根据电路图的等效模型，确定待仿
真电路的电路解算结果。上述方案提供的方法，通过将当前待仿真电路对应的电路图映射到已经过fpga编译的拓扑结构，得到该电路图对应的等效模型，而无需单独对该电路图进行fpga编译，节约了电路解算的时间成本。
附图说明
48.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
49.图1为本技术实施例基于的电路解算系统的结构示意图；
50.图2为本技术实施例提供的电路解算方法的流程示意图；
51.图3为本技术实施例提供的示例性的电路解算模型的结构示意图；
52.图4为本技术实施例提供的示例性的等效模型的结构示意图；
53.图5为本技术实施例提供的电路解算装置的结构示意图；
54.图6为本技术实施例提供的电子设备的结构示意图。
55.通过上述附图，已示出本技术明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本技术的概念。
具体实施方式
56.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
57.此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
58.在现有技术中，通常是基于状态变量分析法和响应参数离散方法形成的仿真软件/器进行电路解算。具体由现场可编程门阵列(fpga)构建解算器，例如ehs实时仿真器等产品。但是，若基于现有技术进行电路解算，针对不同电路每次仿真都需重新耗费时间进行fpga编译，增加了电路解算的时间成本。
59.针对上述问题，本技术实施例提供的电路解算方法、装置、电子设备及存储介质，通过将当前待仿真电路对应的电路图映射到已经过fpga编译的拓扑结构，得到该电路图对应的等效模型，而无需单独对该电路图进行fpga编译，节约了电路解算的时间成本。
60.下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本发明实施例进行描述。
61.首先，对本技术所基于的电路解算系统的结构进行说明：
62.本技术实施例提供的电路解算方法、装置、电子设备及存储介质，适用于对电路和电力系统电磁暂态计算的实时仿真，尤其适用于交直流电网、柔性直流输电等大规模电力系统实时仿真。如图1所示，为本技术实施例基于的电路解算系统的结构示意图，主要包括
待仿真电路、数据采集装置及电路解算装置。具体地，数据采集装置用于采集当前待仿真电路对应的电路图，并将电路图发送到电路解算装置，由电路解算装置按照得到的电路图进行电路解算，并生成对应的电路解算结果。
63.本技术实施例提供了一种电路解算方法，用于进行电路仿真计算。本技术实施例的执行主体为电子设备，比如服务器、台式电脑、笔记本电脑、平板电脑及其他可用于进行电路仿真计算的电子设备。
64.如图2所示，为本技术实施例提供的电路解算方法的流程示意图，该方法包括：
65.步骤201，获取待仿真电路对应的电路图。
66.具体地，可以将待仿真电路中的每一条支路画成抽象的线段，形成的一个电路结点和支路的集合，所形成的集合也就是待仿真电路对应的电路图。
67.步骤202，将电路图映射到预设的电路解算模型中，以得到电路图的等效模型。
68.其中，电路解算模型是经过fpga编译的拓扑结构。
69.需要说明的是，本技术实施例通过由现场可编程门阵列(fpga)构建解算器，以借助fpga实现大量数据和任务的并行计算，进而提高电路运算步长。但是由于利用该结算器进行电路解算时，需要提前将待仿真电路进行fpga编译。因此，本技术实施例利用经过fpga编译的拓扑结构，生成待仿真电路对应的等效模型，节省了对待仿真电路的电路图进行fpga编译的过程，即节约了电路解算的时间成本。
70.其中，电路解算模型是由多个结点和多个线段构成的拓扑结构。
71.具体地，电路解算模型是用固定数量的点和线构成的拓扑结构，电路解算模型可以是任何形状的，例如球面、平面和立体形状等。通过将待仿真电路的电路图中结点与支路信息一一映射到电路解算模型，实现电路解算模型与待仿真电路的等效，即得到待仿真电路的电路图的等效模型。
72.步骤203，根据电路图的等效模型，确定待仿真电路的电路解算结果。
73.具体地，利用由现场可编程门阵列(fpga)构建解算器对待仿真电路对应的等效模型进行仿真计算，进而得到待仿真电路的电路解算结果。
74.具体地，在一实施例中，可以计算电路图的等效模型的电气量值；根据等效模型的电气量值，确定待仿真电路的电路解算结果。
75.具体地，可以采用结点法、支路电流法、网孔法和回路法等方法计算该等效模型的电气量值，将得到的电气量值确定为待仿真电路的电路解算结果。具体的仿真计算过程可以参考现有技术，本技术实施例不做限定。
76.在上述实施例的基础上，由于本技术实施例得到的电路解算结果具体是映射后的等效模型的仿真计算结果，因此，为了保障电路解算结果的可靠性，作为一种可实施的方式，在一实施例中，将电路图映射到预设的电路解算模型中，包括：
77.步骤2021，获取电路图中各电气元件的属性信息；
78.步骤2022，将各电气元件的在电路图中的连接关系及各电气元件的属性信息映射到电路解算模型中。
79.其中，电气元件的属性信息至少包括电气元件的类别和数值。
80.需要说明的是，电气元件的类别可以分为电阻、电容、电感、电源、开关元件、非线性元件等或以上若干元件的组合，其中电源包含不可控电源和可控电源。以电阻为例，其对
应的数值具体指电阻的阻值。
81.具体地，在一实施例中，可以根据电路图的拓扑结构，从电路解算模型中提取目标结点和目标线段；其中，目标结点对应电路结点，目标线段对应电路支路；将各电气元件在电路图中的连接关系及各电气元件的属性信息映射到对应的目标结点和目标线段；剔除电路解算模型中的其他结点和其他线段。
82.需要说明的是，若当前采用的电路解算模型的拓扑结构简单，不足以描述当前待仿真电路时，可以更换其他种类的拓扑结构的电路解算模型再次尝试，直至选择到可用的电路解算模型。
83.具体地，可以根据各目标结点和目标线段所对应的电气元件在电路图中的连接关系及各电气元件的属性信息，计算待仿真电路的电气量值。并且，预设的电路解算模型中结点和支路的关系是固定不变的，每个结点与之相连的元件及其连接是确定的，节省了电路遍历过程，减少了电路的关联矩阵及运算环节，从而减少了电路解算的数学计算量，提高了电路解算速率，有助于提高仿真步长，节省电路仿真时间。
84.具体地，在一实施例中，为了避免电路解算模型中的其他结点和其他线段对电路解算结果造成影响，可以将预设的合态开关或断态开关映射到其他线段。
85.具体地，通过在空闲线段(其他线段)上映射合态开关或断态开关，将这些空闲线段等效成断线或分态开关，以达到剔除这些空闲线段的效果。
86.示例性的，为了便于本领域技术人员更好地了解本技术实施例提供的电路解算方法，如图3所示，为本技术实施例提供的示例性的电路解算模型的结构示意图，如图4所示，为本技术实施例提供的示例性的等效模型的结构示意图。其中，图4所示的等效模型是通过将图4中的电路图映射到如图3所示的电路解算模型得到的。
87.具体地，该立方体(电路解算模型)包含12条线和8个点。分别代表12个元件和8个结点。通过电路等效原则，将左侧电路图映射到右侧的立方体中，符合电路等效映射结果有多种，本实施例给出了其中一种映射结果。
88.具体如下：
89.将立方体b点对应实际电路的1号结点，立方体的e、f、g分别对应电路图的2、3、4号结点。线ef、fg、bf、ae、cg分别看成电路图中的元件r1、r2、l1、v1、c1；为了与电路等效，将ab、bc等效成导线或合态开关，其余线则等效成断线或分态开关。
90.至此，实际电路的每个结点和元件在立方体中均得到体现，将立方体剩余线设定为开关合态或分态后，目前的立方体电路(等效模型)与实际电路(待仿真电路)完全等效，通过解算固定立方体，就可以解算实际电路。
91.需要说明的是，对于本技术实施例提供的电路解算模型，只要包含足够多结点、线路和复杂度，理论上任意实际电路均在其中得到映射和解算。
92.本技术实施例提供的电路解算方法，通过获取待仿真电路对应的电路图；将电路图映射到预设的电路解算模型中，以得到电路图的等效模型；其中，电路解算模型是经过fpga编译的拓扑结构；根据电路图的等效模型，确定待仿真电路的电路解算结果。上述方案提供的方法，通过将当前待仿真电路对应的电路图映射到已经过fpga编译的拓扑结构，得到该电路图对应的等效模型，而无需单独对该电路图进行fpga编译，节约了电路解算的时间成本。并且，由于电路解算模型的拓扑结构固定，减少了电路的关联矩阵及运算环节，从
而减少了电路解算的数学计算量，提高了电路解算速率，进一步节约了电路解算的时间成本。
93.本技术实施例提供了一种电路解算装置，用于执行上述实施例提供的电路解算方法。
94.如图5所示，为本技术实施例提供的电路解算装置的结构示意图。该电路解算装置50包括获取模块501、映射模块502和解算模块503。
95.其中，获取模块，用于获取待仿真电路对应的电路图；映射模块，用于将电路图映射到预设的电路解算模型中，以得到电路图的等效模型；其中，电路解算模型是经过fpga编译的拓扑结构；解算模块，用于根据电路图的等效模型，确定待仿真电路的电路解算结果。
96.具体地，在一实施例中，电路解算模型是由多个结点和多个线段构成的拓扑结构。
97.具体地，在一实施例中，映射模块，具体用于：
98.获取电路图中各电气元件的属性信息；
99.将各电气元件的在电路图中的连接关系及各电气元件的属性信息映射到电路解算模型中。
100.具体地，在一实施例中，电气元件的属性信息至少包括电气元件的类别和数值。
101.具体地，在一实施例中，映射模块，具体用于：
102.根据电路图的拓扑结构，从电路解算模型中提取目标结点和目标线段；其中，目标结点对应电路结点，目标线段对应电路支路；
103.将各电气元件在电路图中的连接关系及各电气元件的属性信息映射到对应的目标结点和目标线段；
104.剔除电路解算模型中的其他结点和其他线段。
105.具体地，在一实施例中，映射模块，具体用于：
106.将预设的合态开关或断态开关映射到其他线段。
107.具体地，在一实施例中，解算模块，具体用于：
108.计算电路图的等效模型的电气量值；
109.根据等效模型的电气量值，确定待仿真电路的电路解算结果。
110.关于本实施例中的电路解算装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
111.本技术实施例提供的电路解算装置，用于执行上述实施例提供的电路解算方法，其实现方式与原理相同，不再赘述。
112.本技术实施例提供了一种电子设备，用于执行上述实施例提供的电路解算方法。
113.如图6所示，为本技术实施例提供的电子设备的结构示意图。该电子设备60包括：至少一个处理器61和存储器62；
114.存储器存储计算机执行指令；至少一个处理器执行存储器存储的计算机执行指令，使得至少一个处理器执行如上实施例提供的电路解算方法。
115.本技术实施例提供的一种电子设备，用于执行上述实施例提供的电路解算方法，其实现方式与原理相同，不再赘述。
116.本技术实施例提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上任一实施例提供的电
路解算方法。
117.本技术实施例的包含计算机可执行指令的存储介质，可用于存储前述实施例中提供的电路解算方法的计算机执行指令，其实现方式与原理相同，不再赘述。
118.在本技术所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
119.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
120.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
121.上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本技术各个实施例所述方法的部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read
‑
only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
122.本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
123.最后应说明的是：以上各实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述各实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。