一种欠压锁定电路的制作方法

1.本发明涉及一种集成电路，特别提供一种欠压锁定电路。


背景技术：

2.电源管理芯片种类繁多，包括ldo，dc-dc，ac-dc等不同类型，广泛的应用于消费类电子，家电设备，工业应用等领域。在电源管理芯片的应用过程中，当芯片供电电压不足，或者芯片所接负载为重载的情况下时，电源芯片的供电电压将会被拉低。为了确保电源管理芯片自身的稳定工作，同时保护负载系统不受到欠压的损害，一般电源管理芯片内部会设计欠压锁定电路（uvlo）来对供电电压进行监控。
3.电源管理芯片欠压锁定电路传统的做法是利用电阻分压对芯片的供电电压进行采样，该采样电压与芯片内部的基准电压输入到比较器进行比较，来判定芯片供电是否正常。而芯片内部的基准电压的建立需要一定的时间，在极端情况下，电源管理芯片需要快速响应芯片供电电压的欠压情况，否则芯片的输出有可能危害到芯片所带负载的安全性。


技术实现要素：

4.为了解决上述问题，本发明的目的是提供一种无需内部基准电压的欠压锁定电路。
5.为达到上述目的，本发明的技术方案如下：一种欠压锁定电路包括p型场效应管mp1、mp2、mp3、mp4，电阻r1，n型场效应管mn1、mn2、mn3、mn4、齐纳管d1，p型场效应管mpu1
……
mpun-1，mpun和电源芯片功能电路；所述p型场效应管mp1的栅极与漏极短接，源极连接电源，漏极串接电阻r1到gnd；所述p型场效应管mp2的源极连接电源，漏极依次串接n型场效应管mn1、mn2、mn3到gnd；所述p型场效应管mp3的源极连接电源，漏极串接n型场效应管mn4到gnd；所述p型场效应管mp1、mp2、mp3连接为电流镜结构，所述n型场效应管mn1和mn2接成二极管连接方式，栅极与漏极短接；所述n型场效应管mn3和mn4接成电流镜结构；所述p型场效应管mp4的源极和漏极分别连接于n型场效管mn2的漏极和源极，栅极连接于p型场效应管mp3和n型场效应管mn4之间，即欠压锁定信号uvlo输出端；所述齐纳管d1的阴极接欠压锁定信号uvlo输出信号，阳极接gnd；所述p型场效应管mpu1
……
mpun-1的栅极接欠压锁定信号uvlo输出信号，源极接电源，漏极连接电源芯片功能电路到gnd。
6.进一步，所述p型场效应管mp1、mp2、mp3尺寸一样。
7.进一步，所述n型场效应管mn3和mn4的宽长比之比为1：50。
8.本发明的有益效果是：采用常规的cmos工艺设计，该电路直接监视芯片的供电电压，无需内部基准电压，快速决定电源芯片功能电路是否需正常工作；同时，使能控制管可采用低压架构的场效应管，栅极电容较小，可以快速响应芯片的供电状态。
附图说明
9.图1为本发明的电路结构图；图2为本发明的电源电压和输出信号示意图。
具体实施方式
10.下面结合附图详细描述本发明的具体实施方式。
11.如图1所示：一种欠压锁定电路包括p型场效应管mp1、mp2、mp3、mp4，电阻r1，n型场效应管mn1、mn2、mn3、mn4、齐纳管d1，p型场效应管mpu1
……
mpun-1，mpun和电源芯片功能电路；所述p型场效应管mp1的栅极与漏极短接，源极连接电源，漏极串接电阻r1到gnd；所述p型场效应管mp2的源极连接电源，漏极依次串接n型场效应管mn1、mn2、mn3到gnd；所述p型场效应管mp3的源极连接电源，漏极串接n型场效应管mn4到gnd；所述p型场效应管mp1、mp2、mp3连接为电流镜结构，所述n型场效应管mn1和mn2接成二极管连接方式，栅极与漏极短接；所述n型场效应管mn3和mn4接成电流镜结构；所述p型场效应管mp4的源极和漏极分别连接于n型场效管mn2的漏极和源极，栅极连接于p型场效应管mp3和n型场效应管mn4之间，即欠压锁定信号uvlo输出端；所述齐纳管d1的阴极接欠压锁定信号uvlo输出信号，阳极接gnd；所述p型场效应管mpu1
……
mpun-1的栅极接欠压锁定信号uvlo输出信号，源极接电源，漏极连接电源芯片功能电路到gnd。
12.工作原理：p型场效应管mp1、mp2、mp3、mp4，电阻r1和n型场效应管mn1、mn2、mn3、mn4构成了欠压锁定电路的主体。其中p型场效应管mp1、mp2、mp3连接方式为电流镜结构，给三条到地通路的支路提供偏置电流。电阻r1的设计值决定了该三条支路偏置电流的大小，并决定了欠压锁定的电压值。所述n型场效应管mn1和mn2接成二极管连接方式，n型场效应管mn3和mn4接成电流镜连接方式，p型场效应管mp4的源端和漏端分别连接于n型场效管mn2的漏端和源端，根据欠压锁定信号uvlo的输出信号是否将n型场效管mn2短路，从而形成迟滞效果，防止因电源电压的波动而使得欠压锁定信号uvlo输出震荡。
13.所述p型场效应管mp1、mp2、mp3尺寸一样，所述n型场效应管mn3和mn4的宽长比之比为1：50，当芯片的供电电源电压vdd较高时，则欠压锁定信号uvlo为低电平，p型场效应管mp4导通，则n型场效管mn2短路；若芯片的供电电源电压vdd较低，p型场效应管mp2的源漏电压vds过低，则p型场效应管mp2进入线性区，导通电流下降，当n型场效应管mn4的电流小于p型场效应管mp3的电流时，欠压锁定信号uvlo输出高电平，p型场效应管mp4关断，n型场效管mn2正常工作，从而形成迟滞。
14.所述齐纳管d1的阴极接欠压锁定信号uvlo输出信号，阳极接gnd，保护n型场效应管mn4和后续的uvlo控制管栅极电压不受击穿。
15.欠压锁定信号uvlo输出信号控制p型场效应管mpu1
……
mpun-1，mpun的导通和关闭，这些p型场效应管的漏极接电源芯片内部的不同功能模块，源极接不同功能模块到vdd的电源通路。当欠压锁定信号uvlo信号为低电平时，p型场效应管mpu1
……
mpun-1，mpun导通，电源芯片内部的不同功能模块对vdd形成通路，电路正常工作；当欠压锁定信号uvlo信号为高电平时，p型场效应管mpu1
……
mpun-1，mpun关闭，电源芯片内部的不同功能模块对vdd形成开路，电路失效，从而控制整体电源芯片的输出为开路，确保芯片负载的安全。
16.如图2所示：当芯片的电源供电电压低于一定阈值时，欠压锁定信号uvlo输出信号跟随电源电压，输出高电平信号，芯片内部功能模块功能失效，控制整体电源芯片的输出为开路，确保芯片负载的安全。当芯片的电源供电电压高于一定阈值时，欠压锁定信号uvlo输出信号输出低电平信号，芯片内部功能模块正常工作，芯片整体输出正常。
△
vdd为电压变化的迟滞值，防止uvlo输出信号震荡，引起系统工作异常。
17.以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本技术权利要求所限定的范围内。