芯片验证方法、系统、设备及存储介质与流程

技术特征：
1.一种芯片验证方法，其特征在于，包括：获取目标芯片所有被测试设计的验证参数；对于当前被测试设计，利用所述当前被测试设计的验证参数更新脚本；基于验证平台顶层和所述脚本，对所述当前被测试设计进行验证，并将下一被测试设计重新作为所述当前被测试设计，重复上述步骤，直到对所有被测试设计完成验证，以对所述目标芯片的设计进行验证。2.根据权利要求1所述的芯片验证方法，其特征在于，所述验证参数包括全局参数、激励参数和参考预期参数。3.根据权利要求1所述的芯片验证方法，其特征在于，所述验证平台顶层顶层包括全局模块、激励模块、参考模块、被测试设计模块和比较模块，所述全局模块与所述被测试设计模块的一端连接，所述激励模块同时与所述被测试设计模块的一端、所述参考模块的一端连接，所述被测试设计模块的另一端、所述参考模块的另一端与所述比较模块连接，所述参考模块与所述被测试设计模块的功能相同。4.根据权利要求3所述的芯片验证方法，其特征在于，所述基于验证平台顶层和所述脚本，对所述当前被测试设计进行验证，包括：根据所述脚本中的全局参数和所述全局模块，获取全局信号；根据所述脚本中的激励参数和所述激励模块，获取激励信号，以使得所述被测试设计模块根据所述全局信号和所述激励信号输出实际结果；根据所述激励信号、所述参考预期参数和所述参考模块，获取参考结果，以使得所述比较模块根据所述实际结果和所述参考结果，判断所述当前被测试设计是否正确。5.根据权利要求4所述的芯片验证方法，其特征在于，所述验证参数还包括约束端口，所述基于验证平台顶层和所述脚本，对所述当前被测试设计进行验证，还包括：将所述当前被测试设计的激励端口、dut端口与所述验证平台顶层的约束端口连接，以使得判断结果被所述验证平台顶层接收，所述激励参数包括所述激励端口和所述dut端口。6.根据权利要求5所述的芯片验证方法，其特征在于，所述根据所述脚本中的激励参数和所述激励模块，获取激励信号，包括：将所述激励端口、所述dut端口和激励值写入激励初始化文件中；将所述激励初始化文件中的内容转换到所述验证平台顶层的激励脚本文件中。7.根据权利要求1至6任一所述的芯片验证方法，其特征在于，所述验证平台顶层为uvm的tb_top。8.一种芯片验证系统，其特征在于，包括：参数获取模块，用于获取目标芯片所有被测试设计的验证参数；脚本更新模块，用于对于当前被测试设计，利用所述当前被测试设计的验证参数更新脚本；芯片验证模块，用于基于验证平台顶层和所述脚本，对所述当前被测试设计进行验证，并将下一被测试设计重新作为所述当前被测试设计，重复上述步骤，直到对所有被测试设计完成验证，以对所述目标芯片的设计进行验证。9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至
7中任一项所述芯片验证方法的步骤。10.一种计算机存储介质，所述计算机存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述芯片验证方法的步骤。

技术总结
本发明提出一种芯片验证方法、系统、设备及存储介质，该方法包括：获取目标芯片所有被测试设计的验证参数；对于当前被测试设计，利用当前被测试设计的验证参数更新脚本；基于验证平台顶层和脚本，对当前被测试设计进行验证，并将下一被测试设计重新作为当前被测试设计，重复上述步骤，直到对所有被测试设计完成验证，以对目标芯片的设计进行验证。本发明实施例在目标芯片有多个被测试设计进行功能测试时，只需要更改脚本文件中的验证参数即可，避免了现有技术中利用人工进行端口连接这样重复性的劳动，从而节约了芯片验证时间，提高了芯片验证效率。了芯片验证效率。了芯片验证效率。


技术研发人员：蔡文倩 张勇 温长清
受保护的技术使用者：深圳市紫光同创电子有限公司
技术研发日：2021.07.19
技术公布日：2021/11/28