jtag接口正反接的电路和装置
技术领域：
：1.本发明属于电路
技术领域：
：，尤其涉及一种jtag接口正反接的电路和装置。
背景技术：
：：2.目前jtag接口只支持正接，不支持反接，jtag接口只能通过连接器自带的防呆避免接反，避免调试时jtag接口接反而烧坏器件的问题。所有带有jtag协议的芯片都没有固定的接口标准，每一种芯片的接口不一从而不易做到接口统一。技术实现要素：3.本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种支持jtag接口正反接的jtag接口正反接的电路和装置。4.为了解决上述技术问题，本发明的实施例提供如下技术方案：5.一种jtag接口正反接的电路，包括：6.信号判断电路，所述信号判断电路用于输出判断信号；7.锁存器，所述锁存器的输入端接收所述判断信号，所述锁存器的输出端输出控制信号；8.信号切换电路，所述信号切换电路接收所述控制信号，并根据所述控制信号的电平状态控制所述jtag接口正接或反接；9.供电电路，所述供电电路接收所述控制信号，所述供电电路用于根据所述控制信号为所述jtag接口正向或反向供电。10.可选的，所述信号切换电路包括：11.第一切换器、jtag接口以及第二切换器；12.所述jtag接口分别与所述第一切换器和第二切换器连接；13.所述第一切换器用于根据所述控制信号控制所述jtag接口正接的通断，所述第二切换器用于根据所述控制信号，控制所述jtag接口反接的通断。14.可选的，所述信号判断电路包括：15.第一三级管和第二三极管；16.所述第一三极管的发射极与所述jtag接口的第一输出端连接，所述第一三极管的集电极与基极均与所述jtag接口的第二输出端连接；17.所述第二三极管的基极与所述第二输出端连接，所述第二三极管的集电极与第一备用电源连接，所述第二三极管的发射极接地；18.所述第二三极管的集电极输出判断信号。19.可选的，所述第一输出端输出jtag_dir_j10_n，所述第一输出端输出jtag_dir_j2_n，所述信号判断电路根据所述jtag_dir_j10_n和jtag_dir_j2_n的电位差获取所述判断信号。20.可选的，当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差为0，则所述判断信号为正接信号；21.当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差不为0，则所述判断信号为反接信号。22.可选的，所述供电电路包括使能电路、正向供电电路以及反向供电电路；23.所述使能电路分别与所述正向供电电路和所述反向供电电路连接。24.可选的，所述使能电路包括第一mos管和第二mos管，所述第一mos管和第二mos管连接；25.所述第一mos的栅极接收所述控制信号，所述控制信号控制所述使能电路输出使能信号。26.可选的，当所述使能信号为低电平，所述使能信号导通所述正向供电电路，所述正向供电电路为所述jtag接口供电。27.可选的，当所述使能信号为高电平，所述使能信号导通所述反向供电电路，所述反向供电电路为所述jtag接口供电。28.本发明的实施例还提供一种jtag接口正反接的装置，包括如上所述的电路。29.本发明的实施例，具有如下技术效果：30.本发明的上述技术方案，通过设置信号判断电路、锁存器、信号切换电路以及供电电路，可以实现jtag接口正反接，有效避免了jtag接口接反而烧坏贵重器件的问题。31.本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明32.图1是本发明实施例提供的锁存器的电路结构示意图；33.图2是本发明实施例提供的信号切换电路结构示意图；34.图3是本发明实施例提供的信号判断电路结构示意图；35.图4是本发明实施例提供的获取判断信号的原理示意图；36.图5是本发明实施例提供的供电电路的使能电路结构示意图；37.图6是本发明实施例提供的jtag接口的正向供电电路结构示意图；38.图7是本发明实施例提供的jtag接口的反向供电电路结构示意图；39.图8是本发明实施例提供的供电电源的上电时序图。具体实施方式40.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。41.本发明提到的，jtag(jointtestactiongroup，联合测试工作组)是一种国际标准测试协议。42.标准的jtag接口是4线：tms、tck、tdi、tdo，分别为模式选择、时钟、数据输入和数据输出线。43.本发明的实施例提供一种jtag接口正反接的电路，包括：44.信号判断电路，所述信号判断电路用于输出判断信号；45.具体的,判断信号为jtag_judge；46.锁存器，所述锁存器的输入端接收所述判断信号，所述锁存器的输出端输出控制信号；47.具体的，控制信号为jtag_judge_after；48.如图1所示，锁存器u1为d类锁存器74cbtlv3126pw，d类锁存器输出信号锁存住上一时刻输入信号的状态直到被清除，本发明的该实施例，jtag_judge_after锁存住上一时刻输入的jtag_judge的电平状态，直到被清除。49.u1的供电电源是p5v_aux，u1的锁存位1le与pgd_p3v3_stby经过锁存器mos管取反的pgd_p3v3_stby_n连接，用于实现在jtag接口插入到未开始烧录时，也即从p3v3_aux稳定到p3v3_stby上电的这段时间tstable：50.jtag接口正接时，jtag_judge＝jtag_judge_after的电平始终保持为0，jtag接口反接时，jtag_judge＝jtag_judge_after电平始终保持为1。p3v3_stby电源上电稳定后，pgd_p3v3_stby_n的电平为0，触发u1，将正反接的状态jtag_judge_after的电平状态锁存住，用于防止jtag接口烧录过程中jtag_dir_j2_n跟jtag_dir_j10_n的电平变化导致信号通路切换错误而引起烧录失败。51.u1的清除位接p3v3_aux，用于实现等待jtag烧录完成后，断电拔线时再清除锁存器上一时刻的状态。52.u1的使能位oe始终接gnd，用于实现u1一直处于使能状态。53.其中，tstable为从p12v_aux，p3v3_aux稳定到p3v3_stby上电的时间，且tstable>0s。54.信号切换电路，所述信号切换电路接收所述控制信号，并根据所述控制信号的电平状态控制所述jtag接口正接或反接；55.供电电路，所述供电电路接收所述控制信号，所述供电电路用于根据所述控制信号为所述jtag接口正向或反向供电。56.具体的，jtag接口本身不支持热插拔，设备断电jtag接口接上烧录器再上电进行烧录，在此期间，信号判断电路快速判断jtag接口是正接还是反接，通过jtag接口正反接，信号切换电路切换jtag信号通路到对应的tck,tdi,tms,tdo和对应的gnd，同时，u1锁存住正反接的这个电平状态，jtag接口正反接供电电路将jtag供电电源切到正向供电电源p3v3_p或者反向供电电源p3v3_n，直到jtag烧录动作结束断电才会清除所有的状态。57.本发明的该实施例，通过设置信号判断电路、锁存器、信号切换电路以及供电电路，可以实现jtag接口正反接，有效避免了jtag接口接反而烧坏贵重器件的问题。58.如图2所示，本发明一可选的实施例，所述信号切换电路包括：59.第一切换器、jtag接口以及第二切换器；60.所述jtag接口分别与所述第一切换器和第二切换器连接；61.所述第一切换器用于根据所述控制信号控制所述jtag接口正接的通断，所述第二切换器用于根据所述控制信号，控制所述jtag接口反接的通断。62.具体的，第一切换器和第二切换器均为4位1切2路的高速切换器sn74cbtlv3257pwr(支持频率高达200hmz的4位1切为2路的高速切换器)，切换器的供电电源为p3v3_stby,使能信号oe被拉低，用于第一切换器和第二切换器始终处于使能状态，只要p3v3_stby上电，第一切换器的第一个引脚和第二切换器的第二个引脚的选通信号通过控制信号jtag_judge_after来打开对应的jtag信号通路；63.其中，当jtag接口正接时，s的电平为0，a＝b1，当jtag接口反接时，s的电平为1，a＝b2。64.下表为jtag接口正反接时，各个引脚的信号与对应烧录器的信号65.表1jtag接口正反接口信号66.引脚信号正反接对应烧录器的信号1tck正：tck，反：gnd2jtag_dir_j2_n正：gnd，反：tdi3tdo正：tdo，反：nc4p3v3_p正：vcc，反：nc5tms正：tms，反：nc6na正：nc，反：tms7p3v3_n正：nc，反：vcc8na正：nc，反：tdo9tdi正：tdi,反：gnd10jtag_dir_j10_n正：gnd，反：tck67.本发明的该实施例，通过设置jtag接口正反接时，各个引脚与对应烧录器的各个引脚的对应关系，实现jtag接口正反接时均可以打开信号通路，进而实现烧录器正常工作。68.如图3和图4所示，本发明一可选的实施例，所述信号判断电路包括：69.第一三级管和第二三极管；70.所述第一三极管的发射极与所述jtag接口的第一输出端连接，所述第一三极管的集电极与基极均与所述jtag接口的第二输出端连接；71.所述第二三极管的基极与所述第二输出端连接，所述第二三极管的集电极与第一备用电源连接，所述第二三极管的发射极接地；72.所述第二三极管的集电极输出判断信号。73.具体的，如图3所示，通过npn型的第一三极管以及第二三极管检测jtag_dir_j2_n跟jtag_dir_j10_n的电位差来判断jtag接口的正反；如图4所示，信号判断电路的供电电源为p3v3_aux,在jtag_dir_j2_n外部下拉电阻r1，在jtag_dir_j10_n外部上拉电阻r2。74.其中，jtag接口正接时，结合表1，烧录器接收到jtag的两个信号jtag_dir_j2_n和jtag_dir_j10_n对应的是gnd，则烧录器与这两个信号对应的引脚的电气属性是一致的，jtag_dir_j2_n和jtag_dir_j10_n短路，电位差为0v，第一三极管截止，第二三极管导通。75.jtag_dir_j2_n接第一三极管的集电极和基极，jtag_dir_j10_n接q5的发射极，u(第一三极管.be)＝u.jtag_dir_j2_n‑u.jtag_dir_j10_n＝0v，第一三极管截止，第一三极管的u(第一三极管.b)＝u(第一三极管.e)＝p3v3_aux*(r2/r1 r2)＝3.3*(10/11)＝3v，其中，r2的阻值为r1的10倍。76.又通过r4跟r5组成分压电路，第二三极管的u(第二三极管.b)＝u(第二三极管.b)*(r5/r4 r5)＝3*(1/2)＝1.5v，其中，r4和r5的阻值相同,u(第二三极管.be)＝u(第二三极管.b)‑0＝1.5v>0.6v,第二三极管导通，jtag_judge的电平为0。77.jtag接口反接时，结合表1，jtag烧录器接收到jtag的两个信号jtag_dir_j2_n和jtag_dir_j10_n对应的是tdi跟tck，反接时这两个pin脚的电气属性不一致，断路，电位差不为0v，则第一三极管导通，第二三极管截止。jtag_dir_j2_n被外部电阻r1拉高为3.3v，jtag_dir_j10_n被外部电阻r2拉低为0v，u(第一三极管.be)＝u.jtag_dir_j2_n‑u.jtag_dir_j10_n＝3.3v‑0v＝3.3v>0.6v,第一三极管导通，u(第一三极管.b)被钳位在0.6v。r4跟r5组成分压电路，第二三极管的u(第二三极管.b)＝u(第二三极管.b)*(r5/r4 r5)＝0.6*(1/2)＝0.3v,u(第一三极管.be)＝u(第一三极管.b)‑0＝0.3v<0.6v,第二三极管，jtag_judge的电平为1。78.本发明的该实施例，通过第一三极管以及第二三极管检测jtag_dir_j2_n跟jtag_dir_j10_n的电位差来判断jtag接口的正反，进而获取判断信号。79.本发明一可选的实施例，所述第一输出端输出jtag_dir_j10_n，所述第一输出端输出jtag_dir_j2_n，所述信号判断电路根据所述jtag_dir_j10_n和jtag_dir_j2_n的电位差获取所述判断信号。80.本发明的该实施例，将jtag_dir_j10_n和jtag_dir_j2_n作为检测信号，其它引脚继续作为工作信号，实现了根据检测信号控制工作信号的工作状态。81.本发明一可选的实施例，当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差为0，则所述判断信号为正接信号；82.当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差不为0，则所述判断信号为反接信号。83.本发明的该实施例，根据jtag_dir_j10_n和jtag_dir_j2_n的电位差，确定jtag接口处于正接状态还是反接状态，然后将判断信号输出至u1进行判断信号的电平状态的锁存。84.本发明一可选的实施例，所述供电电路包括使能电路、正向供电电路以及反向供电电路；85.所述使能电路分别与所述正向供电电路和所述反向供电电路连接。86.本发明的该实施例，为了实现无论jtag接口正接还是反接均可以正常工作，不会发生异常掉电的情况，提供了正向供电电路和反向供电电路，并且通过使能电路控制正向供电电路和反向供电电路的工作状态。87.如图5所示，本发明一可选的实施例，所述使能电路包括第一mos管和第二mos管，所述第一mos管和第二mos管连接；88.所述第一mos的栅极接收所述控制信号，所述控制信号控制所述使能电路输出使能信号。89.如图5和图6所示，具体的，使能电路采用两个功率n型mos管，包括第一mos管和以及第二mos管进行正反向供电电路的切换。正接时，jtag_judge_after电平为0，第一mos管截止，jtag_judge_after_n电平为1，第二mos管导通，fm_n1_p3v3_en_rc(使能信号)电平为0，第三mos管导通，第四mos管截止，p3v3_p＝p3v3_stby＝3.3v,p3v3_n＝0v；90.如图5和图7所示，反之，jtag接口反接时，jtag_judge_after电平为1，第一mos管导通，jtag_judge_after_n电平为0，第二mos管截止，fm_n1_p3v3_en_rc电平为1，第三mos管截止，第四mos管导通，p3v3_p＝0v,p3v3_n＝p3v3_stby＝3.3v。91.本发明的该实施例，通过设置第一mos管和以及第二mos管，控制使能信号的电平状态，进而实现通过使能信号切换供电电路为正向或者反向。92.本发明一可选的实施例，当所述使能信号为低电平，所述使能信号导通所述正向供电电路，所述正向供电电路为所述jtag接口供电。93.本发明的该实施例，使能信号切换供电电路的时间不超过10ms，快速高效，避免设备被损坏。94.本发明一可选的实施例，当所述使能信号为高电平，所述使能信号导通所述反向供电电路，所述反向供电电路为所述jtag接口供电。95.如图8所示，具体的，信号切换电路、信号判断电路、u1以及供电电路的供电电源依次为p12v_aux、p5v_aux、p3v3_aux、p3v3_stby,上述4个电源有一定的时序要求，p12v_aux、p5v_aux、p3v3_aux要在p3v3_stby之前起来，以保证jtag接口正反接信号判断模块能正确判断正反接的信号状态并通过u1锁存住正反的状态。96.本发明的实施例还提供一种jtag接口正反接的装置，包括如上所述的电路。97.另外，本发明实施例的电路的其他构成及作用对本领域的技术人员来说是已知的，为减少冗余，此处不做赘述。98.需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。99.应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。100.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。101.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。102.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。103.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。104.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。105.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。当前第1页12当前第1页12
技术领域：
：1.本发明属于电路
技术领域：
：，尤其涉及一种jtag接口正反接的电路和装置。
背景技术：
：：2.目前jtag接口只支持正接，不支持反接，jtag接口只能通过连接器自带的防呆避免接反，避免调试时jtag接口接反而烧坏器件的问题。所有带有jtag协议的芯片都没有固定的接口标准，每一种芯片的接口不一从而不易做到接口统一。技术实现要素：3.本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种支持jtag接口正反接的jtag接口正反接的电路和装置。4.为了解决上述技术问题，本发明的实施例提供如下技术方案：5.一种jtag接口正反接的电路，包括：6.信号判断电路，所述信号判断电路用于输出判断信号；7.锁存器，所述锁存器的输入端接收所述判断信号，所述锁存器的输出端输出控制信号；8.信号切换电路，所述信号切换电路接收所述控制信号，并根据所述控制信号的电平状态控制所述jtag接口正接或反接；9.供电电路，所述供电电路接收所述控制信号，所述供电电路用于根据所述控制信号为所述jtag接口正向或反向供电。10.可选的，所述信号切换电路包括：11.第一切换器、jtag接口以及第二切换器；12.所述jtag接口分别与所述第一切换器和第二切换器连接；13.所述第一切换器用于根据所述控制信号控制所述jtag接口正接的通断，所述第二切换器用于根据所述控制信号，控制所述jtag接口反接的通断。14.可选的，所述信号判断电路包括：15.第一三级管和第二三极管；16.所述第一三极管的发射极与所述jtag接口的第一输出端连接，所述第一三极管的集电极与基极均与所述jtag接口的第二输出端连接；17.所述第二三极管的基极与所述第二输出端连接，所述第二三极管的集电极与第一备用电源连接，所述第二三极管的发射极接地；18.所述第二三极管的集电极输出判断信号。19.可选的，所述第一输出端输出jtag_dir_j10_n，所述第一输出端输出jtag_dir_j2_n，所述信号判断电路根据所述jtag_dir_j10_n和jtag_dir_j2_n的电位差获取所述判断信号。20.可选的，当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差为0，则所述判断信号为正接信号；21.当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差不为0，则所述判断信号为反接信号。22.可选的，所述供电电路包括使能电路、正向供电电路以及反向供电电路；23.所述使能电路分别与所述正向供电电路和所述反向供电电路连接。24.可选的，所述使能电路包括第一mos管和第二mos管，所述第一mos管和第二mos管连接；25.所述第一mos的栅极接收所述控制信号，所述控制信号控制所述使能电路输出使能信号。26.可选的，当所述使能信号为低电平，所述使能信号导通所述正向供电电路，所述正向供电电路为所述jtag接口供电。27.可选的，当所述使能信号为高电平，所述使能信号导通所述反向供电电路，所述反向供电电路为所述jtag接口供电。28.本发明的实施例还提供一种jtag接口正反接的装置，包括如上所述的电路。29.本发明的实施例，具有如下技术效果：30.本发明的上述技术方案，通过设置信号判断电路、锁存器、信号切换电路以及供电电路，可以实现jtag接口正反接，有效避免了jtag接口接反而烧坏贵重器件的问题。31.本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明32.图1是本发明实施例提供的锁存器的电路结构示意图；33.图2是本发明实施例提供的信号切换电路结构示意图；34.图3是本发明实施例提供的信号判断电路结构示意图；35.图4是本发明实施例提供的获取判断信号的原理示意图；36.图5是本发明实施例提供的供电电路的使能电路结构示意图；37.图6是本发明实施例提供的jtag接口的正向供电电路结构示意图；38.图7是本发明实施例提供的jtag接口的反向供电电路结构示意图；39.图8是本发明实施例提供的供电电源的上电时序图。具体实施方式40.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。41.本发明提到的，jtag(jointtestactiongroup，联合测试工作组)是一种国际标准测试协议。42.标准的jtag接口是4线：tms、tck、tdi、tdo，分别为模式选择、时钟、数据输入和数据输出线。43.本发明的实施例提供一种jtag接口正反接的电路，包括：44.信号判断电路，所述信号判断电路用于输出判断信号；45.具体的,判断信号为jtag_judge；46.锁存器，所述锁存器的输入端接收所述判断信号，所述锁存器的输出端输出控制信号；47.具体的，控制信号为jtag_judge_after；48.如图1所示，锁存器u1为d类锁存器74cbtlv3126pw，d类锁存器输出信号锁存住上一时刻输入信号的状态直到被清除，本发明的该实施例，jtag_judge_after锁存住上一时刻输入的jtag_judge的电平状态，直到被清除。49.u1的供电电源是p5v_aux，u1的锁存位1le与pgd_p3v3_stby经过锁存器mos管取反的pgd_p3v3_stby_n连接，用于实现在jtag接口插入到未开始烧录时，也即从p3v3_aux稳定到p3v3_stby上电的这段时间tstable：50.jtag接口正接时，jtag_judge＝jtag_judge_after的电平始终保持为0，jtag接口反接时，jtag_judge＝jtag_judge_after电平始终保持为1。p3v3_stby电源上电稳定后，pgd_p3v3_stby_n的电平为0，触发u1，将正反接的状态jtag_judge_after的电平状态锁存住，用于防止jtag接口烧录过程中jtag_dir_j2_n跟jtag_dir_j10_n的电平变化导致信号通路切换错误而引起烧录失败。51.u1的清除位接p3v3_aux，用于实现等待jtag烧录完成后，断电拔线时再清除锁存器上一时刻的状态。52.u1的使能位oe始终接gnd，用于实现u1一直处于使能状态。53.其中，tstable为从p12v_aux，p3v3_aux稳定到p3v3_stby上电的时间，且tstable>0s。54.信号切换电路，所述信号切换电路接收所述控制信号，并根据所述控制信号的电平状态控制所述jtag接口正接或反接；55.供电电路，所述供电电路接收所述控制信号，所述供电电路用于根据所述控制信号为所述jtag接口正向或反向供电。56.具体的，jtag接口本身不支持热插拔，设备断电jtag接口接上烧录器再上电进行烧录，在此期间，信号判断电路快速判断jtag接口是正接还是反接，通过jtag接口正反接，信号切换电路切换jtag信号通路到对应的tck,tdi,tms,tdo和对应的gnd，同时，u1锁存住正反接的这个电平状态，jtag接口正反接供电电路将jtag供电电源切到正向供电电源p3v3_p或者反向供电电源p3v3_n，直到jtag烧录动作结束断电才会清除所有的状态。57.本发明的该实施例，通过设置信号判断电路、锁存器、信号切换电路以及供电电路，可以实现jtag接口正反接，有效避免了jtag接口接反而烧坏贵重器件的问题。58.如图2所示，本发明一可选的实施例，所述信号切换电路包括：59.第一切换器、jtag接口以及第二切换器；60.所述jtag接口分别与所述第一切换器和第二切换器连接；61.所述第一切换器用于根据所述控制信号控制所述jtag接口正接的通断，所述第二切换器用于根据所述控制信号，控制所述jtag接口反接的通断。62.具体的，第一切换器和第二切换器均为4位1切2路的高速切换器sn74cbtlv3257pwr(支持频率高达200hmz的4位1切为2路的高速切换器)，切换器的供电电源为p3v3_stby,使能信号oe被拉低，用于第一切换器和第二切换器始终处于使能状态，只要p3v3_stby上电，第一切换器的第一个引脚和第二切换器的第二个引脚的选通信号通过控制信号jtag_judge_after来打开对应的jtag信号通路；63.其中，当jtag接口正接时，s的电平为0，a＝b1，当jtag接口反接时，s的电平为1，a＝b2。64.下表为jtag接口正反接时，各个引脚的信号与对应烧录器的信号65.表1jtag接口正反接口信号66.引脚信号正反接对应烧录器的信号1tck正：tck，反：gnd2jtag_dir_j2_n正：gnd，反：tdi3tdo正：tdo，反：nc4p3v3_p正：vcc，反：nc5tms正：tms，反：nc6na正：nc，反：tms7p3v3_n正：nc，反：vcc8na正：nc，反：tdo9tdi正：tdi,反：gnd10jtag_dir_j10_n正：gnd，反：tck67.本发明的该实施例，通过设置jtag接口正反接时，各个引脚与对应烧录器的各个引脚的对应关系，实现jtag接口正反接时均可以打开信号通路，进而实现烧录器正常工作。68.如图3和图4所示，本发明一可选的实施例，所述信号判断电路包括：69.第一三级管和第二三极管；70.所述第一三极管的发射极与所述jtag接口的第一输出端连接，所述第一三极管的集电极与基极均与所述jtag接口的第二输出端连接；71.所述第二三极管的基极与所述第二输出端连接，所述第二三极管的集电极与第一备用电源连接，所述第二三极管的发射极接地；72.所述第二三极管的集电极输出判断信号。73.具体的，如图3所示，通过npn型的第一三极管以及第二三极管检测jtag_dir_j2_n跟jtag_dir_j10_n的电位差来判断jtag接口的正反；如图4所示，信号判断电路的供电电源为p3v3_aux,在jtag_dir_j2_n外部下拉电阻r1，在jtag_dir_j10_n外部上拉电阻r2。74.其中，jtag接口正接时，结合表1，烧录器接收到jtag的两个信号jtag_dir_j2_n和jtag_dir_j10_n对应的是gnd，则烧录器与这两个信号对应的引脚的电气属性是一致的，jtag_dir_j2_n和jtag_dir_j10_n短路，电位差为0v，第一三极管截止，第二三极管导通。75.jtag_dir_j2_n接第一三极管的集电极和基极，jtag_dir_j10_n接q5的发射极，u(第一三极管.be)＝u.jtag_dir_j2_n‑u.jtag_dir_j10_n＝0v，第一三极管截止，第一三极管的u(第一三极管.b)＝u(第一三极管.e)＝p3v3_aux*(r2/r1 r2)＝3.3*(10/11)＝3v，其中，r2的阻值为r1的10倍。76.又通过r4跟r5组成分压电路，第二三极管的u(第二三极管.b)＝u(第二三极管.b)*(r5/r4 r5)＝3*(1/2)＝1.5v，其中，r4和r5的阻值相同,u(第二三极管.be)＝u(第二三极管.b)‑0＝1.5v>0.6v,第二三极管导通，jtag_judge的电平为0。77.jtag接口反接时，结合表1，jtag烧录器接收到jtag的两个信号jtag_dir_j2_n和jtag_dir_j10_n对应的是tdi跟tck，反接时这两个pin脚的电气属性不一致，断路，电位差不为0v，则第一三极管导通，第二三极管截止。jtag_dir_j2_n被外部电阻r1拉高为3.3v，jtag_dir_j10_n被外部电阻r2拉低为0v，u(第一三极管.be)＝u.jtag_dir_j2_n‑u.jtag_dir_j10_n＝3.3v‑0v＝3.3v>0.6v,第一三极管导通，u(第一三极管.b)被钳位在0.6v。r4跟r5组成分压电路，第二三极管的u(第二三极管.b)＝u(第二三极管.b)*(r5/r4 r5)＝0.6*(1/2)＝0.3v,u(第一三极管.be)＝u(第一三极管.b)‑0＝0.3v<0.6v,第二三极管，jtag_judge的电平为1。78.本发明的该实施例，通过第一三极管以及第二三极管检测jtag_dir_j2_n跟jtag_dir_j10_n的电位差来判断jtag接口的正反，进而获取判断信号。79.本发明一可选的实施例，所述第一输出端输出jtag_dir_j10_n，所述第一输出端输出jtag_dir_j2_n，所述信号判断电路根据所述jtag_dir_j10_n和jtag_dir_j2_n的电位差获取所述判断信号。80.本发明的该实施例，将jtag_dir_j10_n和jtag_dir_j2_n作为检测信号，其它引脚继续作为工作信号，实现了根据检测信号控制工作信号的工作状态。81.本发明一可选的实施例，当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差为0，则所述判断信号为正接信号；82.当所述jtag_dir_j10_n和jtag_dir_j2_n的电位差不为0，则所述判断信号为反接信号。83.本发明的该实施例，根据jtag_dir_j10_n和jtag_dir_j2_n的电位差，确定jtag接口处于正接状态还是反接状态，然后将判断信号输出至u1进行判断信号的电平状态的锁存。84.本发明一可选的实施例，所述供电电路包括使能电路、正向供电电路以及反向供电电路；85.所述使能电路分别与所述正向供电电路和所述反向供电电路连接。86.本发明的该实施例，为了实现无论jtag接口正接还是反接均可以正常工作，不会发生异常掉电的情况，提供了正向供电电路和反向供电电路，并且通过使能电路控制正向供电电路和反向供电电路的工作状态。87.如图5所示，本发明一可选的实施例，所述使能电路包括第一mos管和第二mos管，所述第一mos管和第二mos管连接；88.所述第一mos的栅极接收所述控制信号，所述控制信号控制所述使能电路输出使能信号。89.如图5和图6所示，具体的，使能电路采用两个功率n型mos管，包括第一mos管和以及第二mos管进行正反向供电电路的切换。正接时，jtag_judge_after电平为0，第一mos管截止，jtag_judge_after_n电平为1，第二mos管导通，fm_n1_p3v3_en_rc(使能信号)电平为0，第三mos管导通，第四mos管截止，p3v3_p＝p3v3_stby＝3.3v,p3v3_n＝0v；90.如图5和图7所示，反之，jtag接口反接时，jtag_judge_after电平为1，第一mos管导通，jtag_judge_after_n电平为0，第二mos管截止，fm_n1_p3v3_en_rc电平为1，第三mos管截止，第四mos管导通，p3v3_p＝0v,p3v3_n＝p3v3_stby＝3.3v。91.本发明的该实施例，通过设置第一mos管和以及第二mos管，控制使能信号的电平状态，进而实现通过使能信号切换供电电路为正向或者反向。92.本发明一可选的实施例，当所述使能信号为低电平，所述使能信号导通所述正向供电电路，所述正向供电电路为所述jtag接口供电。93.本发明的该实施例，使能信号切换供电电路的时间不超过10ms，快速高效，避免设备被损坏。94.本发明一可选的实施例，当所述使能信号为高电平，所述使能信号导通所述反向供电电路，所述反向供电电路为所述jtag接口供电。95.如图8所示，具体的，信号切换电路、信号判断电路、u1以及供电电路的供电电源依次为p12v_aux、p5v_aux、p3v3_aux、p3v3_stby,上述4个电源有一定的时序要求，p12v_aux、p5v_aux、p3v3_aux要在p3v3_stby之前起来，以保证jtag接口正反接信号判断模块能正确判断正反接的信号状态并通过u1锁存住正反的状态。96.本发明的实施例还提供一种jtag接口正反接的装置，包括如上所述的电路。97.另外，本发明实施例的电路的其他构成及作用对本领域的技术人员来说是已知的，为减少冗余，此处不做赘述。98.需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(ram)，只读存储器(rom)，可擦除可编辑只读存储器(eprom或闪速存储器)，光纤装置，以及便携式光盘只读存储器(cdrom)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。99.应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(pga)，现场可编程门阵列(fpga)等。100.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。101.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。102.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。103.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。104.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。105.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
