GOA电路及显示面板的制作方法

goa电路及显示面板
技术领域
1.本技术涉及显示技术领域，特别涉及一种goa电路及显示面板。


背景技术：

2.gate driver on array，简称goa，也就是利用现有薄膜晶体管液晶显示器array制程将gate行扫描驱动信号电路制作在array基板上，实现对gate逐行扫描的驱动方式的一项技术。tp中停是指包含itp(in cell touch panel，内嵌式触摸屏)功能的goa电路需要在显示(display)期间实现暂停扫描的功能。
3.相关技术中的goa电路中，在tp中停阶段时存在漏电的问题。


技术实现要素：

4.本技术实施例提供一种goa电路及显示面板，可以改善goa电路中存在的tp中停阶段漏电的问题。
5.本技术实施例提供一种goa电路，包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括：
6.正反向扫描控制模块，所述正反向扫描控制模块接入正向扫描信号以及反向扫描信号，并电性连接第n
‑
2级goa单元的输出端、第n 2级goa单元的输出端以及第一节点，用于根据第n
‑
2级goa单元的输出端的电位、第n 2级goa单元的输出端的电位、正向扫描信号及反向扫描信号调节第一节点的电位至第一电位；
7.输出模块，所述输出模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第n条时钟信号，漏极电性连接输出端；
8.电位调节模块，所述电位调节模块接入第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位调节至恒压电位；
9.节点控制模块，所述节点控制模块接入恒压电位，并电性连接第一节点和第二节点；
10.稳压模块，所述稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，所述第二电位与所述第三电位为相反的电位。
11.可选的，所述正反向扫描控制模块用于根据第n
‑
2级goa单元的输出端的电位、第n 2级goa单元的输出端的电位、正向扫描信号及反向扫描信号上拉第一节点的电位至第一电位；
12.所述电位调节模块用于在第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位下拉至恒压低电位；
13.所述节点控制模块接入恒压低电位；
14.所述稳压模块用于当第二节点为低电位时，第一节点和第三节点不导通，以及当第二节点为高电位时，第一节点和第三节点导通并为低电位。
15.可选的，所述稳压模块包括第七薄膜晶体管和第十一薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接所述第二节点，漏极连接第一节点。
16.可选的，在goa电路进入显示期间暂停扫描阶段时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，当第一节点电位降低时，第三节点保持原高电位。
17.可选的，所述正反向扫描控制模块包括第一薄膜晶体管及第二薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第n
‑
2级goa单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；所述第二薄膜晶体管的栅极电性连接第n 2级goa单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
18.可选的，在第一薄膜晶体管开启时，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
19.可选的，所述电位调节模块包括第三薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第五薄膜晶体管以及第十薄膜晶体管；所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第n 2条时钟信号，漏极电性连接第四薄膜晶体管的漏极；所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第n
‑
2条时钟信号；所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
20.可选的，所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
21.可选的，所述goa电路还包括：
22.第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
23.第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
24.可选的，在所述goa电路工作在显示期间扫描阶段时，所述goa电路用于：
25.当第n
‑
2级goa单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第n条时钟信号电连接，若第n条时钟信号为高电位，则输出端输出高电位；
26.若第n 2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
27.可选的，所述正反向扫描控制模块用于根据第n
‑
2级goa单元的输出端的电位、第n 2级goa单元的输出端的电位、正向扫描信号及反向扫描信号下拉第一节点的电位至第一电位；
28.所述电位调节模块用于在第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位上拉至恒压高电位；
29.所述节点控制模块接入恒压高电位；
30.所述稳压模块用于当第二节点为高电位时，第一节点和第三节点不导通，以及当第二节点为低电位时，第一节点和第三节点导通并为高电位。
31.本技术实施例还提供一种goa电路，包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括：
32.第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第n条时钟信号，漏极电性连接输出端；
33.第七薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；
34.第十一薄膜晶体管，所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接所述第二节点，漏极连接第一节点；
35.在goa电路进入中停期间时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，第一节点电位降低，第三节点保持原高电位。
36.可选的，所述goa电路还包括：
37.第一薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第n
‑
2级goa单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；
38.第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接第n 2级goa单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
39.可选的，在第一薄膜晶体管开启阶段，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
40.可选的，所述goa电路还包括：
41.第三薄膜晶体管，所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第n 2条时钟信号；
42.第四薄膜晶体管，所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第n
‑
2条时钟信号，漏极电性连接第三薄膜晶体管的漏极；
43.第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；
44.第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；以及
45.第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
46.可选的，所述goa电路还包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
47.可选的，所述goa电路还包括：
48.第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
49.第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
50.可选的，在所述goa电路工作在显示期间扫描阶段时，所述goa电路用于：
51.当第n
‑
2级goa单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一
节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第n条时钟信号电连接，若第n条时钟信号为高电位，则输出端输出高电位；
52.若第n 2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
53.本技术实施例还提供一种显示面板，包括如上述任一项所述的goa电路。
54.本技术实施例的goa电路包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括正反向扫描控制模块、输出模块、电位调节模块、节点控制模块和稳压模块。稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，第二电位和第三电位为相反的电位。通过设置具有稳压作用的稳压模块，以使第一节点、第二节点和第三节点在中停阶段的输出正常，进而改善goa电路中存在的tp中停阶段漏电的问题。
附图说明
55.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
56.图1为现有技术中goa电路的结构示意图。
57.图2为本技术实施例提供的goa电路的第一种结构示意图。
58.图3为图2所示的goa电路级传功能时的时序图。
59.图4为本技术实施例提供的goa电路的第二种结构示意图。
60.图5为本技术实施例提供的goa电路的第三种结构示意图。
具体实施方式
61.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
62.gate driver on array，简称goa，也就是利用现有薄膜晶体管液晶显示器array制程将gate行扫描驱动信号电路制作在array基板上，实现对gate逐行扫描的驱动方式的一项技术。tp中停是指包含itp功能的goa电路需要在显示(display)期间实现暂停扫描的功能。在传统的内嵌式(in
‑
cell)触摸屏技术中，对aa(active area，主动区/工作区)区的若干行像素进行显示(display)扫描后，停止显示扫描，开始对aa区部分触摸(touch)电极进行扫描，之后再进行display扫描与touch扫描的交替，反复多次进行此过程(次数依具体产品而定)，从而完成一帧画面的显示和全屏幕触摸电极扫描。然而，相关技术中的goa电路中，在tp中停时存在漏电的问题。
63.示例性的，请参阅图1，图1为现有技术中goa电路的结构示意图。现有的goa电路工作在非中停级阶段，第n
‑
2级goa单元的扫描信号gate(n
‑
2)为高电位，第一薄膜晶体管t1开启，第一节点q(n)、第三节点qa(n)转变为高电位，第九薄膜晶体管t9开启，gate(n)与第n条时钟信号ck(n)电连接，ck(n)为高电位时gate(n)输出高电位，本级gate打开。第n 2条时钟信号ck(n 2)为高电位时，第四节点a为高电位，第八薄膜晶体管t8开启，第二节点p(n)为高电位，第五薄膜晶体管t5开启，第一节点q(n)、第三节点qa(n)转为低电位，第九薄膜晶体管t9关闭，同时第十薄膜晶体管t10开启，gate(n)与vgl电连接，此级级传结束。假设goa第gate(n
‑
2)级输出后进入tp中停阶段。同上，gate(n
‑
2)开启一个ck pulse(时钟信号脉冲)宽度，此时间内第一节点q(n)、第三节点qa(n)与正向扫描信号u2d相连，转为高电位，gate(n
‑
2)关闭后，第一节点q(n)、第三节点qa(n)维持高电位，直至tp中停结束，第n条时钟信号ck(n)开启，gate(n)输出，ck(n 2)开启，第二节点p(n)为高电位，第五薄膜晶体管t5开启，第一节点q(n)、第三节点qa(n)与vgl连接，第九薄膜晶体管t9关闭，同时第十薄膜晶体管t10开启，gate(n)输出低电位，本级级传结束。
64.双85工作指在85℃温度、85％湿度环境内进行工作，是一种面板常见的可靠性寿命测试方式。双85工作时，第五薄膜晶体管t5长期处于较严重的pbts状态(positive voltage bias and temperature stress，正偏压与温度应力)，vgs＝vgh
‑
vgl，长期工作下，第五薄膜晶体管t5 vth负漂或ioff增加(指的是薄膜晶体管tft的vgs
‑
ids曲线，vth指阈值电压，ioff指关态电流，因为长期工作在bts(bias and temperature stress，偏压和温度应力)状态，薄膜晶体管tft器件的特性会恶化，常见的失效机制就是vth负漂及ioff增加)。进入tp中停期间，第一节点q(n)电位需维持在vgh准位，第二节点p(n)电位维持vgl，此时t5 vgs＝0，若t5受stress导致vgs＝0v时ioff高于10e
‑
8a，第一节点q(n)存在第五薄膜晶体管t5的漏电路径，所以第一节点q(n)的vgh准位被拉低，第三节点qa(n)与第一节点q(n)相连接，第三节点qa(n)的vgh(高电位)被拉低，第九薄膜晶体管t9开启不佳，gate(n)输出不足，下一级goa的第一薄膜晶体管t1开启不佳，q(n 2)点电位无法增加至高电位，下一级第九薄膜晶体管t9无法正常开启，导致电路在tp中停期间发生goa电路级传失效，也即发生在tp中停时存在漏电的问题。
65.为解决上述问题，本技术实施例提供一种goa电路和显示面板。以下将结合附图对goa电路和显示面板进行说明。
66.本技术实施例提供一种goa电路，包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括：
67.正反向扫描控制模块，正反向扫描控制模块接入正向扫描信号以及反向扫描信号，并电性连接第n
‑
2级goa单元的输出端、第n 2级goa单元的输出端以及第一节点，用于根据第n
‑
2级goa单元的输出端的电位、第n 2级goa单元的输出端的电位、正向扫描信号及反向扫描信号调节第一节点的电位至第一电位；
68.输出模块，输出模块包括第九薄膜晶体管；第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第n条时钟信号，漏极电性连接输出端；
69.电位调节模块，电位调节模块接入第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第n 2条时钟信号、第n
‑
2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点
的电位调节至恒压电位；
70.节点控制模块，节点控制模块接入恒压电位，并电性连接第一节点和第二节点；
71.稳压模块，稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，第二电位和第三电位为相反的电位。
72.通过设置具有稳压作用的稳压模块，且第二节点为第二电位时，第一节点和第三节点不导通，以及第二节点为第三电位时，第一节点和第三节点导通并为第二电位，以使第一节点、第二节点和第三节点在中停阶段的输出正常，进而改善goa电路中存在的tp中停漏电的问题。
73.示例性的，请参阅图2，图2为本技术实施例提供的goa电路的第一种结构示意图。本技术实施例提供一种goa电路，goa电路包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括正反向扫描控制模块100、输出模块200、电位调节模块300、节点控制模块400以及稳压模块500。
74.正反向扫描控制模块100接入正向扫描信号u2d以及反向扫描信号d2u，并电性连接第n
‑
2级goa单元的输出端gate(n
‑
2)、第n 2级goa单元的输出端gate(n 2)以及第一节点q(n)，正反向扫描控制模块100用于根据第n
‑
2级goa单元的输出端gate(n
‑
2)的电位、第n 2级goa单元的输出端gate(n 2)的电位、正向扫描信号u2d及反向扫描信号d2u上拉第一节点q(n)的电位。
75.输出模块200包括第九薄膜晶体管t9；第九薄膜晶体管t9的栅极电性连接第三节点qa(n)，源极电性接入第n条时钟信号ck(n)，漏极电性连接输出端gate(n)。
76.电位调节模块300接入第n 2条时钟信号ck(n 2)、第n
‑
2条时钟信号ck(n
‑
2)、正向扫描信号u2d、反向扫描信号d2u、恒压高电位vgh以及恒压低电位vgl，并电性连接第一节点q(n)及输出端gate(n)。电位调节模块300用于在第n 2条时钟信号ck(n 2)、第n
‑
2条时钟信号ck(n
‑
2)、正向扫描信号u2d、反向扫描信号d2u的控制下，将第一节点q(n)的电位下拉至恒压低电位vgl，此时电位调节模块300可以理解为下拉模块。
77.节点控制模块400接入恒压低电位vgl，并电性连接第一节点q(n)和第二节点p(n)。
78.稳压模块500接入第一节点q(n)、第三节点qa(n)、第二节点p(n)，用于当第二节点p(n)为低电位时，第一节点q(n)和第三节点qa(n)不导通，以及当第二节点p(n)为高电位时，第一节点q(n)和第三节点qa(n)导通并为低电位。
79.通过设置具有稳压作用的稳压模块500，且第二节点p(n)为低电位时，第一节点q(n)和第三节点qa(n)不导通，以及第二节点p(n)为高电位时，第一节点q(n)和第三节点qa(n)导通并为低电位，以使第一节点q(n)、第二节点p(n)和第三节点qa(n)在中停阶段的输出正常，进而改善goa电路中存在的tp中停阶段漏电的问题。
80.为了更清楚的说明本技术实施例的goa电路，以下将对goa电路的各组成模块进行介绍。
81.示例性的，请继续参阅图2，正反向扫描控制模块100可以包括第一薄膜晶体管t1及第二薄膜晶体管t2，第一薄膜晶体管t1的栅极电性连接第n
‑
2级goa单元的输出端gate(n
‑
2)，源极接入正向扫描信号u2d，漏极电性连接第一节点q(n)。第二薄膜晶体管t2的栅极
电性连接第n 2级goa单元的输出端gate(n 2)，源极接入反向扫描信号d2u，漏极电性连接第一节点q(n)。
82.电位调节模块300包括第三薄膜晶体管t3、第四薄膜晶体管t4、第八薄膜晶体管t8、第五薄膜晶体管t5以及第十薄膜晶体管t10。第三薄膜晶体管t3的栅极接入正向扫描信号u2d，源极接入第n 2条时钟信号ck(n 2)，漏极电性连接第四薄膜晶体管t4的漏极。第四薄膜晶体管t4的栅极接入反向扫描信号d2u，源极接入第n
‑
2条时钟信号ck(n
‑
2)。第八薄膜晶体管t8的栅极电性连接第三薄膜晶体管t3的漏极，源极接入恒压高电位vgh，漏极电性连接第二节点p(n)。第五薄膜晶体管t5的栅极电性连接第二节点p(n)，源极电性连接第一节点q(n)，漏极接入恒压低电位vgl。第十薄膜晶体管t10的栅极电性连接第二节点p(n)，源极电性连接输出gate(n)，漏极接入恒压低电位vgl。
83.节点控制模块400包括第六薄膜晶体管t6，第六薄膜晶体管t6的栅极电性连接第一节点q(n)，源极电性连接第二节点p(n)，漏极接入恒压低电位vgl。
84.稳压模块500包括第七薄膜晶体管t7和第十一薄膜晶体管t11，第七薄膜晶体管t7的源极电性连接第一节点q(n)，栅极连接第一节点q(n)，漏极连接第三节点qa(n)。第十一薄膜晶体管t11的源极电性连接第三节点qa(n)，栅极连接第二节点p(n)，漏极连接第一节点q(n)。在goa电路进入显示期间暂停扫描阶段也即tp中停阶段时，第七薄膜晶体t7和第十一薄膜晶体管t11处于关闭状态，当第一节点q(n)电位降低时，第三节点qa(n)保持原高电位。在第一薄膜晶体管t1开启时，第一节点q(n)电位降低时、第三节点qa(n)和正向扫描信号u2d相连且为高电平。
85.goa电路还包括第一电容c1和/或第二电容c2。第一电容c1的一端接入恒压低电位vgl，另一端电性连接第一节点q(n)。第二电容c2的一端电性连接第二节点p(n)，另一端接入恒压低电位vgl。
86.需要说明的是，对于第一级goa单元、第二级goa单元、倒数第二级goa单元和最后一级goa单元，上述四个goa单元的电路结构均与上述第n级goa单元的电路结构相同。上述四个goa单元与第n级goa单元的区别在于：第一级goa单元和第二级goa单元中的第一薄膜晶体管t1的栅极均接入电路起始信号stv，其余均与其他级goa单元相同。倒数第二级goa单元和最后一级goa单元中的第二薄膜晶体管t2的栅极均接入电路起始信号stv，其余均与其他级goa单元相同。
87.需要说明的是，由于常规的goa电路中不存在稳压保护作用的第十一薄膜晶体管t11，所以在常规的goa电路中存在tp中停阶段漏电路径。
88.为解决上述问题，本技术实施例的goa电路可以抗双85工作失效。示例性的，请结合图2并参阅图3，图3为图2所示的goa电路级传功能时的时序图。goa电路工作在非中停级时，第n
‑
2级goa单元的扫描信号gate(n
‑
2)为高电位，第一薄膜晶体管t1开启，第一节点q(n)、第三节点qa(n)转变为高电位，第九薄膜晶体管t9开启，输出端gate(n)与第n条时钟信号ck(n)电连接，ck(n)为高电位时gate(n)输出高电位，本级gate打开，ck(n 2)为高电位时，第四节点a(n)为高电位，第八薄膜晶体管t8开启，第二节点p(n)为高电位，第五薄膜晶体管t5开启，第一节点q(n)转为低电位，第十一薄膜晶体管t11开启，第三节点qa(n)与第一节点q(n)连接，第三节点qa(n)转为低电位，第九薄膜晶体管t9关闭，同时第十薄膜晶体管t10开启，gate(n)与vgl电连接，此级级传结束。假设goa第gate(n
‑
2)级输出后进入tp中停
阶段。同上，gate(n
‑
2)开启一个ck pulse宽度，此时间内第一节点q(n)与第三节点qa(n)与正向扫描信号u2d相连，转为高电位，gate(n
‑
2)关闭后，第一节点q(n)与第三节点qa(n)维持高电位，直至tp中停结束，ck(n)开启，gate(n)输出，ck(n 2)开启，第二节点p(n)为高电位，第五薄膜晶体管t5开启，第一节点q(n)与第三节点qa(n)与vgl连接，第九薄膜晶体管t9关闭，同时第十薄膜晶体管t10开启，gate(n)输出低电位，本级级传结束。
89.需要说明的是，本技术实施例的goa电路，将第七薄膜晶体管t7的栅极改接第一节点q(n)，增加第十一薄膜晶体管t11且使其栅极接第二节点p(n)，漏极接第三节点qa(n)，源极接第一节点q(n)。长期工作下，第五薄膜晶体管t5 vth负漂或ioff增加，进入tp中停期间，由于第五薄膜晶体管t5漏电导致第一节点q(n)电位降低，第三节点qa(n)仍为高电位，但此时第七薄膜晶体管t7处于关闭状态，第十一薄膜晶体管t11也处于关闭状态，第三节点qa(n)电位不会降低，因此不会影响第九薄膜晶体管t9的开启，goa输出正常。gate(n)输出完成后，ck(n 2)处于高电位，gate(n 2)处于高电位，第八薄膜晶体管t8开启，第二节点p(n)变为高电位，第一节点q(n)被第五薄膜晶体管t5及第二薄膜晶体管t2拉入低电位，此时第十一薄膜晶体管t11开启，第三节点qa(n)与第一节点q(n)连接，第九薄膜晶体管t9关闭。
90.本技术实施例还提供一种goa电路，可参阅图4，图4为本技术实施例提供的goa电路的第二种结构示意图。goa电路包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中可以包括第九薄膜晶体管t9、第七薄膜晶体管t7和第十一薄膜晶体管t11。第九薄膜晶体管t9的栅极电性连接第三节点点qa(n)，源极电性接入第n条时钟信号，漏极电性连接输出端gate(n)。第七薄膜晶体管t7的源极电性连接第一节点q(n)，栅极连接第一节点q(n)，漏极连接第三节点qa(n)。第十一薄膜晶体管t11的源极电性连接第三节点qa(n)，栅极连接第二节点p(n)，漏极连接第一节点q(n)。在goa电路进入显示期间暂停扫描阶段也即tp中停期间时，第七薄膜晶体管t7和第十一薄膜晶体管t11处于关闭状态，第一节点q(n)电位降低，第三节点qa(n)保持原高电位。
91.goa电路还包括第一薄膜晶体管t1和第二薄膜晶体管t2，第一薄膜晶体管t1的栅极电性连接第n
‑
2级goa单元的输出端gate(n
‑
2)，源极接入正向扫描信号u2d，漏极电性连接第一节点q(n)。第二薄膜晶体管t2的栅极电性连接第n 2级goa单元的输出端gate(n 2)，源极接入反向扫描信号d2u，漏极电性连接第一节点q(n)。在第一薄膜晶体管t1开启阶段，当第一节点q(n)电位降低时，第三节点qa(n)和正向扫描信号u2d相连且为高电平。
92.goa电路还包括第三薄膜晶体管t3、第四薄膜晶体管t4、第八薄膜晶体管t8、第五薄膜晶体管t5、第十薄膜晶体管t10。第三薄膜晶体管t3的栅极接入正向扫描信号u2d，源极接入第n 2条时钟信号ck(n 2)。第四薄膜晶体管t4的栅极接入反向扫描信号d2u，源极接入第n
‑
2条时钟信号ck(n
‑
2)，漏极电性连接第三薄膜晶体管t3的漏极。第八薄膜晶体管t8的栅极电性连接第三薄膜晶体管t3的漏极，源极接入恒压高电位vgh，漏极电性连接第二节点p(n)。第五薄膜晶体管t5的栅极电性连接第二节点p(n)，源极电性连接第一节点q(n)，漏极接入恒压低电位vgl。第十薄膜晶体管t10的栅极电性连接第二节点p(n)，源极电性连接输出gate(n)，漏极接入恒压低电位vgl。
93.goa电路还包括第六薄膜晶体管t6，第六薄膜晶体管t6的栅极电性连接第一节点q(n)，源极电性连接第二节点p(n)，漏极接入恒压低电位vgl。
94.goa电路还包括第一电容c1和/或第二电容c2。第一电容c1的一端接入恒压低电位
vgl，另一端电性连接第一节点q(n)。第二电容c2的一端电性连接第二节点p(n)，另一端接入恒压低电位vgl。
95.需要说明的是，本技术实施例提供的goa电路的其他结构可参阅图2和图3以及上述说明，在此不再赘述。
96.需要说明的是，上述的goa电路中，薄膜晶体管可以均采用nmos(n
‑
metal
‑
oxide
‑
semiconductor，n型金属
‑
氧化物
‑
半导体/nmos晶体管)，薄膜晶体管(或称mos晶体管)分为n沟道和p沟道两种，因此mos晶体管有p型mos管和n型mos管之分。当然，也可以采用pmos(p
‑
metal
‑
oxide
‑
semiconductor，p型金属
‑
氧化物
‑
半导体/pmos晶体管)。
97.示例性的，请参阅图5，图5为本技术实施例提供的goa电路的第三种结构示意图。本技术实施例还提供一种goa电路，包括级联的多级goa单元，设n为正整数，除第一级、第二级、倒数第二级及最后一级goa单元外，第n级goa单元中包括：
98.正反向扫描控制模块100，正反向扫描控制模块100接入正向扫描信号u2d以及反向扫描信号d2u，并电性连接第n
‑
2级goa单元的输出端gate(n
‑
2)、第n 2级goa单元的输出端gate(n 2)以及第一节点q(n)，用于根据第n
‑
2级goa单元的输出端gate(n
‑
2)的电位、第n 2级goa单元的输出端gate(n 2)的电位、正向扫描信号u2d及反向扫描信号d2u下拉第一节点q(n)的电位。
99.输出模块200，输出模块200包括第九薄膜晶体管t9；第九薄膜晶体管t9的栅极电性连接第三节点qa(n)，源极电性接入第n条时钟信号ck(n)，漏极电性连接输出端gate(n)。
100.电位调节模块300接入第n 2条时钟信号ck(n 2)、第n
‑
2条时钟信号ck(n
‑
2)、正向扫描信号u2d、反向扫描信号d2u、恒压高电位vgh以及恒压低电位vgl，并电性连接第一节点q(n)及输出端gate(n)，用于在第n 2条时钟信号ck(n 2)、第n
‑
2条时钟信号ck(n
‑
2)、正向扫描信号u2d、反向扫描信号d2u的控制下，将第一节点q(n)的电位上拉至恒压高电位vgh。此时，电位调节模块300可以理解为上拉模块。
101.节点控制模块400，节点控制模块400接入恒压高电位vgh，并电性连接第一节点q(n)和第二节点p(n)。
102.稳压模块500，稳压模块500接入第一节点q(n)、第三节点qa(n)、第二节点p(n)，用于当第二节点p(n)为高电位时，第一节点q(n)和第三节点qa(n)不导通，以及当第二节点p(n)为低电位时，第一节点q(n)和第三节点qa(n)导通并为高电位。
103.其中，对于各个模块的说明可以结合图2和图3并参照上述说明，区别在于nmos管的栅极gate是高电位时导通，而pmos管的栅极gate是低电位时导通，因此这里不再赘述。
104.通过设置具有稳压作用的稳压模块500，且第二节点p(n)为高电位时，第一节点q(n)和第三节点qa(n)不导通，以及第二节点p(n)为低电位时，第一节点q(n)和第三节点qa(n)导通并为高电位，以使第一节点q(n)、第二节点p(n)和第三节点qa(n)在中停阶段的输出正常，进而改善goa电路中存在的tp中停阶段漏电的问题。
105.本技术实施例还提供一种显示面板，显示面板包括goa电路，goa电路用于驱动显示面板的工作。关于goa电路可以参照图2至图5以及上述说明，在此不再赘述。通过设置具有稳压作用的稳压模块500，且第二节点p(n)为第二电位时，第一节点q(n)和第三节点qa(n)不导通，以及第二节点p(n)为第三电位时，第一节点q(n)和第三节点qa(n)导通并为第二电位，第二电位和第三电位为相反的电位，以使第一节点q(n)、第二节点p(n)和第三节点
qa(n)在中停阶段的输出正常，进而改善goa电路中存在的tp中停阶段漏电的问题。
106.以上对本技术实施例提供的goa电路及显示面板进行了详细介绍。本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术。同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。