服务器主板监测系统的制作方法

1.本发明是一服务器主板监测系统。


背景技术：

2.当前服务器的设计，功能越来越多，空间却越来越小，而监测该服务器主板的开机状态信息由于需要焊接很多跳线，花费的时间也越来越多，就时序信息而言，目前当主板出现时序问题时，工程师就必须焊接一堆跳线以及架设示波器按照主板的时序图进行顺次量测，然而示波器同时只能量测4个信号，做完一次测试,需要多次使用示波器,故这种做法耗时费力。为了能同时测量更多的信号，工程师通常会采用逻辑分析仪来监测，但是，逻辑分析仪器非常的复杂，需要设置大量的参数且需要许多硬线连接，且逻辑分析仪器比较昂贵，这在一定程度上也增加了测量的成本。
3.有鉴于此，需要一种结构简单，操作简便且低成本的服务器主板监测系统。


技术实现要素：

4.本发明要解决的技术问题提供一种结构简单，操作简便且低成本的服务器主板监测系统为解决上述技术问题，本发明提供一种服务器主板监测系统,其包括一在测主板、一转接模块以及一测试端电脑，其中：该在测主板，其设置有一可程序逻辑器件以及分别电连接该可程序逻辑器件的若干连接脚的若干元器件，在该在测主板上电后，该可程序逻辑器件借由侦测与该若干元器件分别电连接的若干连接脚来监控各个元器件的上电状态，在该可程序逻辑器件侦测到其中任一连接脚有电压变化时，该可程序逻辑器件记录该电压变化的一变化时间点并以批次的方式记录该若干连接脚在该变化时间点的电压变化所分别对应的参数值为一初始化参数组且累加记录该初始化参数组于一缓存器；该转接模块，其设置一处理器，该处理器通过一第一接口连接该在测主板的可程序逻辑器件，用于在接收到一控制指令后由该可程序逻辑器件取得当下所累加记录于该缓存器的至少一初始化参数组并储存为一状态信息档；该测试端电脑，其通过一第二接口连接该转接模块，该测试端电脑根据预设的时间段周期性地发送该控制指令给该转接模块，并接收且储存该转接模块传送的该状态信息档，接着将该状态信息档所包括的该至少一初始化参数组分别在该变化时间点所对应若干连接脚的电压变化，绘制出若干连接脚分别在该变化时间点的电压变化所分别对应的波形图。
5.优选地，该转接模块以外接的方式分别连接该在测主板及该测试端计算机。
6.优选地，该在测主板还设置一基板管理控制器，该基板管理控制器通过该转接模块连接该测试端电脑，用于记录该在测主板若干错误事件于系统日志。
7.优选地，该转接模块设置在该在测主板上，该基板管理控制器即为该转接模块的
该处理器。
8.优选地，该基板管理控制器在发现系统日志中存在符合预设的特定错误事件时，该基板管理控制器发送该测试端电脑该特定错误事件发生的发生时间点以通知该测试端电脑该特定错误事件发生，该测试端电脑根据该特定错误事件发生的发生时间点产生一事件发生时间区间，以根据该事件发生时间区间收集对应该事件发生时间区间的至少一该状态信息档以产生一目标信息，并根据该目标信息将该状态信息档所所包括该至少一初始化参数组分别在该变化时间点所对应若干连接脚的电压变化，绘制出若干连接脚分别在该变化时间点的电压变化所分别对应的波形图。
9.优选地，该测试端电脑接收一指定时间点及一指定时间范围其中一者以产生一事件发生时间区间，该测试端电脑根据该特定错误事件发生的发生时间点产生一事件发生时间区间，以根据该事件发生时间区间收集对应该事件发生时间区间的至少一该状态信息档以产生一目标信息，并根据该目标信息将该状态信息档所包括的该至少一初始化参数组分别在该变化时间点所对应若干连接脚的电压变化，绘制出若干连接脚分别在该变化时间点的电压变化所分别对应的波形图。
10.优选地，该测试端电脑还可以更进一步的根据自身储存的默认位置对照表，将各连接脚所分别对应的波形图储存于一默认报告文件的对应位置，以自动生成纠错报告。
11.优选地，该测试端电脑还可以更进一步的以由状态信息档取出的多个连接脚所分别对应的波形图分别以比对的方式显示。
12.优选地，该测试端电脑还可以自动比对各连接脚分别对应的该波形图与对应的预设图，当判断出不符，则记录与默认图不符的波形图所对应的连接脚以记录为一异常连接脚。
13.优选地，该测试端电脑还记录该异常连接脚所对应的波形图，并传送警示至一默认网际协议地址。
14.与现有技术相比较，本发明通过该转接模块连接该测试端电脑以及该在测主板，该测试端电脑根据预设的时间段周期性地发送该控制指令给该转接模块，并接收且储存该转接模块传送的该状态信息档，接着根据该目标信息将该状态信息档所包括的该至少一初始化参数组分别在该变化时间点所对应若干连接脚的电压变化，绘制出若干连接脚分别在该变化时间点的电压变化所分别对应的波形图供使用者分析除错。由此可见，本发明的服务器主板监测系统的连接线比较少，且仅仅通过一个转接模块连接在测试端电脑以及在测主板之间，结构比较简单，且仅通过在测试端电脑下达命令即得到想要的监测信息，操作也相当的简单。
15.【附图说明】图1为本发明一种服务器主板监测系统的方块原理图。
16.图2为本发明一种服务器主板监测系统的测试端电脑上呈现的波形图之简单示意图。
17.图3为本发明一种服务器主板监测系统的测试端电脑上呈现的另一波形图之简单示意图【具体实施方式】请参阅图1所示，本发明提供一种服务器主板监测系统,其包括一在测主板1、一转接模
块2以及一测试端电脑3。
18.该在测主板1，其设置有一可程序逻辑器件，例如为cpld (complex programmable logic device, 复杂可程序逻辑装置)、fpga (field programmable gate array, 现场可程序化逻辑门阵列)等，以下以cpld10为例来说明，以及分别电连接该cpld10的若干连接脚的若干元器件11，在该在测主板1上电后，该cpld10借由侦测该若干连接脚以持续监控该在测主板1的各个元器件11，其中，该cpld 10是借由侦测与该若干元器件11分别电连接的若干连接脚来监控各个元器件11的上电状态，在该cpld10侦测到其中任一连接脚有电压变化时，该cpld10记录该电压变化的一变化时间点并以批次的方式记录该若干连接脚在该变化时间点的电压变化所分别对应的参数值为一初始化参数组且累加记录该初始化参数组于一缓存器，其中，该元器件11可以以vrm (voltage regulator module, 电压调节模块)、cpu (central processing unit, 中央处理器)、soc (system on a chip, 系统单芯片)或是pch (platfrom controler hub, 平台路径控制器)等的实施样态实施。
19.该转接模块2，其设置一处理器20，且通过该在测主板1的cpld10的一第一接口连接该在测主板1的cpld10，用于在接收到一控制指令后由该cpld10取得当下所累加记录于该缓存器的至少一初始化参数组并传送给该转接模块2以储存为一状态信息档，并以该转接模块2接收该至少一初始化参数组所对应的一撷取时间点命名该状态信息档，其中，该第一接口例如为i2c接口(inter-integrated circuit port, 集成电路总线接口)、sgpio (serial general purpose input/ output, 串行通用输入/输出) 或smbus (system management bus, 系统管理总线)等接口。
20.其中，该转接模块2可以直接设置于该在测主板1上，也可以以外接的方式连接该在测主板1，其中，该处理器20可以以mcu (micro control unit, 处理器)、bmc （based management controller, 基板管理控制器）器件或是以pld (programmable logic device, 可程序化逻辑设备)的实施样态实施，其中，该处理器20也是通过该第一接口连接该在测主板1的该cpld10。
21.例如该cpld10侦测到电连接该若干元器件11的其中任一连接脚在第一个变化时间点出现电压变化，则以批次记录的方式，将电连接该若干元器件11的该若干连接脚所分别对应的电压变化所分别对应的参数值，记录为对应该第一个变化时间点的第一初始化参数组于该缓存器，接着，如该cpld10侦测到电连接该若干元器件11的其中任一连接脚在第二个变化时间点出现电压变化，则雷同的以批次记录的方式，将电连接该若干元器件11的该若干连接脚所分别对应的电压变化所分别对应的参数值，记录为对应该第二个变化时间点的第二初始化参数组并累加记录于该缓存器，接着，当该转接模块2在接收到一控制指令后，即触使该转接模块2根据该控制指令由该cpld10于该撷取时间点取得该cpld10的该缓存器所累加记录的该第一初始化参数组及该第二初始化参数组，并以档案的方式储存为对应该撷取时间点的一状态信息档，且以该撷取时间点命名该状态信息档，更详细来说，当该转接模块2的该处理器20在接收到一控制指令后，即触使该处理器20根据该控制指令由该cpld10于该撷取时间点取得该cpld10的该缓存器所累加记录的该第一初始化参数组及该第二初始化参数组，并以档案的方式储存为对应该撷取时间点的一状态信息档，且以该撷取时间点命名该状态信息档。
22.其中，该处理器20还将所储存的该状态信息档由对应该第一接口的一第一转接格
式转换成第二转接格式的该状态信息档，其中，该第一转接格式例如为i2c (inter-integrated circuit, 集成电路总线)、sgpio (serial general purpose input/ output, 串行通用输入/输出) 或smbus (system management bus, 系统管理总线)等适用于电路板内部或是短距离传输的兼容格式，其中，该第二转接格式例如为usb (universal serial bus，通用串行总线)或网络封包格式等适用于传输至另一装置、计算机或远距离传输的兼容格式。
23.该测试端电脑3，其通过一第二接口，例如为usb (universal serial bus，通用串行总线)接口或网络接口连接该转接模块2，该测试端电脑3根据预设的时间段周期性地发送该控制指令给该转接模块2，并接收该转接模块2传送的该状态信息档并将该状态信息档转换成vcd格式(value change dump format, 格式数据库格式)储存，接着利用其内部装载的软件根据所包括的该第一初始化参数组及该第二初始化参数组分别在该第一个变化时间点及该第二个变化时间点所分别对应若干连接脚的电压变化，绘制出若干连接脚分别在该第一个变化时间点及该第二个变化时间点的电压变化所分别对应的波形图供使用者分析除错，在本实施例中，该软件为gtkwave程序。
24.在本案的一实施例中，该转接模块2是以外接的方式连接该在测主板1及该测试端电脑3，在本实施例中，该在测主板1还设置一bmc（based management controller，基板管理控制器）12，该bmc12通过该转接模块2(未示)或通过自身的专用网络连接该测试端电脑3以与该测试端电脑3沟通及传输信息，且该bmc12用于记录该在测主板1若干错误事件于系统日志，其中，该bmc12是藉由监控该在测主板1运作而由该在测主板1的中央处理器cpu(图未示)取得该等错误事件并记录相关于该等错误事件所对应的系统日志。
25.在本案的另一实施例中，该转接模块2是直接设置于该在测主板1上，且该转接模块2的处理器20，则直接以在测主板1上用以监控该在测主板1运作而由该在测主板1的中央处理器cpu(图未示)取得该等错误事件并记录相关于该等错误事件所对应的系统日志的bmc12来实施，其中，该bmc是透过自身的专用网络与该测试端电脑3沟通及传输信息，且该bmc是通过该在测主板1的cpld10的一第一接口连接该在测主板1的cpld10，以经由该第一接口取得该cpld10的该缓存器所累加记录的该等初始化参数组，并以档案的方式储存为对应该撷取时间点的该状态信息档，接着，该bmc12再通过自身的专用网络传送对应该撷取时间点的该状态信息档给该与该测试端电脑3。
26.其中，在该bmc12发现该等错误信息或该系统日志事件中存在符合预设的特定错误信息或特定错误事件时，该bmc12发送该测试端电脑3该特定错误事件发生的发生时间点以通知该测试端电脑3该特定错误事件发生，该测试端电脑3根据该特定错误事件发生的发生时间点产生一事件发生时间区间，以供使用者根据该事件发生时间区间收集对应该事件发生时间区间的至少一该状态信息档，例如以错误发生的时间点为中心划分的时间范围作为该事件发生时间区间，收集出对应该事件发生时间区间的至少一该状态信息档以产生一目标信息，并根据该目标信息所对应的至少一初始化参数组及其所对应的该变化时间点产生对应至少一该状态信息档的波形图于一纠错报告中，其中，若该事件发生时间区间对应的该目标信息对应若干个该状态信息档，则该些状态信息档所分别对应的波形图根据各该状态信息档用以命名的该撷取时间，依序排列于该纠错报告中。
27.例如该基板管理控制器发送给该测试端电脑3一第一特定错误事件发生的一第一
发生时间点以通知该测试端电脑3该第一特定错误事件发生，该测试端电脑3根据该第一特定错误事件发生的第一发生时间点产生一事件发生时间区间，接着，该测试端电脑3于其所储存的该状态信息档中筛选出符合该一事件发生时间区间的若干个该状态信息档以产生该目标信息，并将若干个该状态信息档所包括的若干个初始化参数组根据其所分别对应的该变化时间点绘制出对应的若干连接脚的电压变化所分别对应的波形图。
28.如图二所示，在本实施例中，该cpld10分别电连接三个元器件11的连接脚分别为第一连接脚、第二连接脚及第三连接脚，且该cpld10分别在第一个变化时间点、第二个变化时间点、第三个变化时间点及第四个变化时间点侦测到其中一连接脚出现电压变化，则以批次记录的方式，将电连接三个该元器件11的三个该连接脚所分别对应的电压变化所分别对应的参数值(如下表一)，记录为对应的若干组初始化参数组于该缓存器，例如，该cpld10在第一个变化时间点侦测到第一连接脚及第二连接脚发生电压变化，则对应第一个变化时间点记录第一初始化参数组为(110)，接着，该cpld10在第二个变化时间点侦测到第一连接脚及第三连接脚发生电压变化，则对应第二个变化时间点记录第二初始化参数组为(011)，接着，该cpld10在第三个变化时间点侦测到第三连接脚发生电压变化，则对应第三个变化时间点记录第三初始化参数组为(010)，接着，该cpld10在第四个变化时间点侦测到第一连接脚发生电压变化，则对应第四个变化时间点记录第四初始化参数组为(110)，当该cpld10用以监控各该元器件11的上电状态的各连接脚没有电压变化，则该cpld10不记录储存该若干连接脚的电压变化所对应的参数值，也就是说当该cpld10没有侦测到该若干连接脚发生电压变化，则该cpld10不记录新的初始化参数组于该缓存器，其中，该cpld10会记录各初始化参数组及各初始化参数组所分别对应的变化时间点于该缓存器。
29.表一其中，该测试端电脑3，其通过该第二接口，例如为usb (universal serial bus，通用串行总线)接口连接该转接模块2，该测试端电脑3根据预设的时间段周期性地发送该控制指令给该转接模块2，该转接模块2的该处理器20根据该测试端计算机3所传送的该控制指令，于第一撷取时间点由该cpld10撷取当下所累加记录于该缓存器的至少一初始化参数组并储存为一状态信息档，并以该一撷取时间点命名该状态信息档，该测试端电脑3接收并储存该转接模块2传送的该状态信息档，在本实施例中，该测试端电脑3在第一变化时间后及第二变化时间前，借由该转接模块2取得并储存包括该第一初始化参数组(110)且对应第一撷取时间的第一状态信息档，且该测试端电脑3在第三变化时间后，借由该转接模块2取得并储存包括第二初始化参数组(011)及第三初始化参数组(010)且对应第二撷取时间的第二状态信息档，接着，该测试端电脑3在第四变化时间后，借由该转接模块2取得并储存包括第四初始化参数组(110)且对应第三撷取时间的第三状态信息档。
30.接着，该测试端电脑3利用其内部装载的软件根据其中至少一该撷取时间点对应的该状态信息档所包含的至少一变化时间点所对应的初始化参数组绘制出对应的波形图，其中，该测试端电脑3接收一指定时间点及一指定时间范围其中一者以产生一事件发生时间区间，在本实施例中，该测试端电脑3接收预设的第一指定时间点及第一指定时间范围其中一者以产生第一事件发生时间区间，其中，该预设的第一指定时间点及第一指定时间范围为使用者所设定的或预先储存于该测试端电脑3的，在另一实施例中，该测试端电脑3接收第一指定时间点及第一指定时间范围其中一者以产生第一事件发生时间区间，其中，该第一指定时间点及第一指定时间范围为使用者透过连接该测试端电脑3的输入装置输入的，在另一实施例中，该在测主板1还设置该基bmc器件12，该测试端电脑3接收该该基板管理控制器发送且对应一第一特定错误事件发生的一第一发生时间点，则该测试端电脑3自动根据该第一发生时间点产生该一事件发生时间区间。
31.接着，该测试端电脑3根据该第一事件发生时间区间由其所储存的至少一该状态信息档中筛选出至少一状态信息档以产生一目标信息，在本实施例中，该测试端电脑3根据该第一事件发生时间区间筛选出包括该第一初始化参数组(110)且对应第一撷取时间的第一状态信息档以及包括第二初始化参数组(011)及第三初始化参数组(010)且对应第二撷取时间的第二状态信息档以产生该目标信息，也就是说，该第一事件发生时间区间对应的该目标信息对应该第一状态信息档及该第二状态信息档。
32.接着，如图三所示，该测试端电脑3利用其内部装载的软件根据该目标信息将该第一状态信息档所包括的第一初始化参数组为(110)与第二状态信息档所包括的第二初始化参数组(010)及第三初始化参数组(110)绘制出该第一状态信息档及第二状态信息档所分别对应的波形图，并根据该第一状态信息档及第二状态信息档所分别对应的的第一撷取时间点及第二撷取时间点的先后顺序排列所绘制的波形图。其中，该测试端电脑3是根据该第一状态信息档及第二状态信息档的文件名，取得该第一状态信息档及第二状态信息档所分别对应的第一撷取时间点及第二撷取时间点。
33.在本实施例中，该测试端电脑3根据该目标信息将该第一状态信息档及第二状态信息档所包括的第一初始化参数组(110)、第二初始化参数组(011) 及第三初始化参数组(010)所记录的各变化时间点及其所分别对应的连接脚的电压变化所对应的参数值，依据各变化时间点的顺序依序绘制各变化时间点对应的各连接脚对应的参数值所对应的电压变化，如图二所示，各连接脚的初始值预设为low，接着，在第一变化时间点，则根据对应的第一初始化参数组(110)分别绘制该第一连接脚、第二连接脚及第三连接脚的电压准位为(high, high, low)，其中，绘制该第一连接脚、第二连接脚及第三连接脚的电压准位维持在该初始默认值(low)一直到该第一变化时间点，才接着根据该第一初始化参数组(110)绘制该第一连接脚、第二连接脚及第三连接脚在第一变化时间点分别对应的电压准位，接着，绘制根据第二初始化参数组(011)分别绘制该第一连接脚、第二连接脚及第三连接脚的电压准位为(low, high, high)，雷同的，由该第一变化时间点至该第二变化时间点之间，该第一连接脚、第二连接脚及第三连接脚的电压准位根据该第一初始化参数组(110)绘制维持在(high, high, low)的电压准位，一直到该第二变化时间点，才接着根据该第二初始化参数组(011)为(low, high, high)的电压准位，并根据雷同的方法依序绘制该第三变化时间点该第一连接脚、第二连接脚及第三连接脚所分别对应的电压准位，以产生该第一事件
发生时间区间该第一连接脚、第二连接脚及第三连接脚所对应的波形图，且该测试端电脑3根据该目标信息将该第一状态信息档及第二状态信息档所分别对应的第一撷取时间点及第二撷取时间点，依据撷取时间顺序依序排列该第一状态信息档及第二状态信息档所包含的各连接脚所分别对应的波形图于该纠错报告中，其中，对应第三状态信息档的第三撷取时间并未落于该第一事件发生时间区间内，也就是说，该第三撷取时间不符合该第一事件发生时间区间，因此，该目标信息不对应该第三状态信息档，且该测试端电脑3并不将对应第三撷取时间的第三状态信息档所包括的该第四初始化参数组(110)所对应的波形图加入该纠错报告中。
34.在本实施例中，该测试端电脑3还可以更进一步的根据自身储存的默认位置对照表，将各连接脚所分别对应的波形图储存于一默认报告文件的对应位置，以自动生成纠错报告。
35.在本实施例中，该测试端电脑3还可以更进一步的以由状态信息档取出的多个连接脚所分别对应的波形图分别以比对的方式显示，该测试端电脑3还可以自动比对各连接脚分别对应的该波形图与对应的预设图，当判断出不符，则记录与默认图不符的波形图所对应的连接脚以记录为一异常连接脚。较佳的，还记录该异常连接脚所对应的波形图，并传送警示至一默认ip地址(internet protocol address, 网际协议地址)。
36.综上所述，上述各实施例及图示仅为本发明的较佳实施例而已，但不能以之限定本发明实施之范围，即大凡依本发明权利要求书所作的均等变化与修饰，皆应属本发明专利涵盖的范围内。