用于多层光子集成电路的具有模式限制杆阵列的层间耦合器的制作方法

背景技术：

1、越来越多地为需要单芯片上紧凑且高效的光学功能性的应用开发光子集成电路。这些集成器件将多个光学部件（诸如开关、波长分离器、模式尺寸转换器、复用器和解复用器、谐振器、偏振器、移相器、调制器和波导）与电信号路由和电子部件并排组合，并且可以执行复杂的任务，同时占据小的占用面积。通过利用半导体制作方法，光子集成电路还可以受益于微电子制造的成熟度。这导致了光子芯片在电信、数据通信和感测应用中更广泛的采用。

2、特别地，硅光子学已经作为大规模光子集成电路的领先技术出现。因为硅光子学利用互补金属氧化物半导体（cmos）工艺，其可以提供规模经济、降低的制造成本以及与现有电子器件制造基础设施的兼容性。这在数据中心中尤其相关（在数据中心中，光子链路和硅基光学部件可以潜在地代替或增强常规的铜互连），并且在要求更高带宽和更低时延的许多新兴应用中尤其相关。

3、波导结构通过将光从芯片上的一个部件引导到另一个部件来形成光子集成电路的骨干。波导定义光路并且在横截面上由较低折射率包覆层围绕高折射率材料芯构成。材料、几何形状和制造技术的选择影响波导的性能并影响光学损耗、带宽和功耗。

4、在硅光子学中，波导通常从晶体或非晶硅、或者氮化硅形成。两种材料都与常规cmos制造工艺兼容。硅波导通常依赖于单晶或多晶硅以用于芯，其中硅石（silica）或二氧化硅（sio2）或氮氧化硅用于包层。另一方面，氮化硅波导可以使用氮化硅以用于芯，其中再次地硅石或其他氧化物材料用于包层。通常使用光刻步骤对波导横截面进行图案化，并且随后的蚀刻方法限定芯层中的波导形状。

5、另一个重要的考虑因素是波导层的厚度，这常常取决于期望的光学模式限制和目标操作波长。硅光子学中的波导通常以近红外波长为目标，诸如1310 nm或1550 nm，与标准电信窗口对准。通过cmos工艺步骤（诸如干蚀刻、化学气相沉积和热氧化）维持对波导厚度、蚀刻深度和材料成分的精确控制。

6、光子集成电路常常结合多个层或层次（strata）来增加功能性和密度。在一些情况下，设计可以要求在不同的层处路由不同的信号，以便减少光学串扰，或者在单独的层中集成特定的光学部件和/或材料。但是，当光信号必须从位于一层中的波导过渡到另一层中的波导时，出现了挑战。不同的波导层可能由居间材料竖直分离开，从而导致潜在的对准问题和增加的耦合损耗（如果未被恰当解决）。

7、在常规设计中，波导之间的简单竖直过渡可能由于波导几何形状或有效折射率（effective index）的失配而表现出显著的插入损耗，因为光学模式必须被引导出平面外。这些损耗可能严重影响集成光子电路的整体效率，尤其是在复杂的多层设计中。而且，如果工艺要求许多精细的过渡或者如果任何未对准引入了进一步的损耗，那么芯片的可靠性可能被削弱。

技术实现思路

1、因此，期望开发使得能够在光子集成电路内的不同层中的波导之间实现光的低损耗和宽带转移的层间耦合器结构。此类解决方案应当在理想上维持与cmos工艺的兼容性以保留硅基光子学的成本和吞吐量优势。通过采用更仔细设计的耦合器，光信号可以在不同的竖直层之间路由，而不招致高损耗或引入显著的制造复杂性。

2、在一个方面，本发明提供了一种光子集成电路，该光子集成电路包括形成在该电路的第一竖直水平中的第一光波导和形成在第一光波导上方的该电路的第二竖直水平中的第二光波导。在这两个波导之间，定位有层间耦合器以引导不同竖直水平之间的光学模式。层间耦合器包括与每个波导相邻的一组限制杆，并且这些杆被制造并包封在包覆层内以在光学模式在不同竖直水平之间从一个波导过渡到另一个波导时对光学模式（例如，第一光波导和第二光波导的光学模式）进行塑形。

3、在某些实施例中，内部的一组杆和外部的一组杆布置在每个波导的相对侧上。杆可以在基本上与波导平行的方向上延伸。

4、杆维度可以被选择为在波导之间转移信号时降低光学损耗，例如在大约1550纳米（nm）下，或者在大约1400 nm至1700 nm的范围内。

5、一个波导可以从标称宽度区段渐缩（taper）到靠近层间耦合器的中心部分的更窄区段，该标称宽度区段是基于被用于电路的部件之间的传输的波导宽度来设置尺寸的，而另一个波导可以从靠近中心部分的窄区段扩展到标称宽度区段。

6、层间耦合器通过与半导体制造兼容的工艺形成，诸如为第一波导和第二波导沉积以及图案化硅或氮化硅波导层，以及用包覆材料围绕它们。在一个示例中，氧化硅或类似材料被用于包覆层。

7、在另一方面，本发明提供了一种用于在光子集成电路中形成层间耦合器的方法。在第一层中形成第一波导。然后在第一层上方沉积多个包覆层，并且在第一波导上方的区域中图案化出模式限制杆阵列。沉积附加的包覆层，并且在第一波导上方的第二层中形成第二波导，其中杆被结构化为以降低的光学损耗在两个波导之间引导光。

8、在某些实施例中，这种方法还包括在形成第二波导之前在下模式限制杆阵列上方图案化出上模式限制杆阵列。第一波导可以被形成有朝着层间耦合器变窄的渐缩部（taper），并且第二波导可以从靠近层间耦合器的更窄宽度扩展到标称宽度，从而促进光信号的转移。

9、限制杆可以被形成有特定厚度和宽度，诸如厚度在50至150纳米的范围内，和宽度在150至600纳米的范围内，这取决于期望的耦合效率和操作波长。在一些实施例中，限制杆可以基于波导维度（例如，第一波导和/或第二波导的维度）被形成有特定厚度和宽度。例如，限制杆可以被形成有在波导宽度的15%至60%的范围内的特定宽度。

10、这种方法使用常规cmos兼容的制造步骤执行，诸如沉积介电包层、图案化出杆阵列和形成波导芯。在一个示例中，层间耦合器部署在由连续的cmos兼容的沉积和图案化步骤形成的多层堆叠中。

11、现在将参考附图更特别地描述并在权利要求中指出本发明的上述和其他特征，包括构造的各种新的细节和零件的组合，以及其他优点。将理解的是，实施本发明的特定方法和器件以说明的方式来示出并且不作为对本发明的限制。本发明的原理和特征可以被用在各种和众多实施例中而不偏离本发明的范围。

1.一种光子集成电路，包括：

2.如权利要求1所述的光子集成电路，其中所述一组限制杆包括被放置在第一光波导和第二光波导的相对侧上的内部的至少一组杆和外部的至少一组杆。

3.如权利要求1或2中的任一项所述的光子集成电路，其中所述限制杆在基本上与第一光波导和第二光波导平行的方向上延伸。

4.如权利要求1-3中的任一项所述的光子集成电路，其中每个限制杆具有在大约50纳米至大约150纳米的范围内的厚度和在大约150纳米至大约600纳米的范围内的宽度。

5.如权利要求1-4中的任一项所述的光子集成电路，其中第一光波导从标称波导宽度区段渐缩到接近层间耦合器的更窄宽度区段。

6.如权利要求1-5中的任一项所述的光子集成电路，其中第二光波导从接近层间耦合器的更窄宽度区段扩展到标称波导宽度区段。

7.如权利要求1-6中的任一项所述的光子集成电路，其中层间耦合器被配置为在近似1550纳米的光学波长下操作。

8.如权利要求1-7中的任一项所述的光子集成电路，其中层间耦合器被部署在由连续的cmos兼容的沉积和图案化步骤形成的多层堆叠中。

9.一种用于在光子集成电路中形成层间耦合器的方法，所述方法包括：

10.如权利要求9所述的方法，还包括在沉积所述另外的包覆层和形成第二波导之前在下模式限制杆阵列上方图案化出上模式限制杆阵列。

11.如权利要求9或10中的任一项所述的方法，其中第一波导被形成为具有朝着层间耦合器的中心区域变窄的渐缩部，并且第二波导被形成为具有背离层间耦合器的中心区域变宽的扩展区段。

12.如权利要求9-11中的任一项所述的方法，其中下模式限制杆阵列中的每个限制杆具有在大约50纳米至大约150纳米的范围内的厚度和在大约150纳米至大约600纳米的范围内的宽度。

13.如权利要求9-12中的任一项所述的方法，其中下模式限制杆阵列在基本上与第一波导和第二波导平行的方向上延伸。

14.如权利要求9-13中的任一项所述的方法，其中所述方法用cmos兼容的工艺执行，包括为第一波导和第二波导沉积并图案化硅或氮化硅层以及为包覆层使用氧化硅或类似材料。

15.如权利要求9-14中的任一项所述的方法，其中所述光子集成电路被配置为在大约1550纳米的光学波长下操作。