移位寄存器及其驱动方法、栅驱动电路和显示装置与流程

本公开涉及显示，尤其涉及一种移位寄存器及其驱动方法、栅驱动电路和显示装置。

背景技术：

1、随着电子纸时长的迅速发展，用户对电子纸产品提出了更高的要求，如高品质的全彩电子纸。全彩电子纸(acep)由4种颜色的墨水粒子(通常包括黄色、青色、洋红色、白色)构成，其工作原理是施加电场，利用正、负相吸的原理，将相应颜料的墨水粒子推送至显示侧混合来呈现多彩的颜色(约50000色)。

2、随着墨水粒子的增加，其需要的驱动电压也随之上升。相关项目中要求电子纸产品可以承受更高的电压例如±38v，但是，现有技术的产品很难实现。

技术实现思路

1、本公开实施例提供一种移位寄存器及其驱动方法、栅驱动电路和显示装置，以解决或缓解现有技术中的一项或更多项技术问题。

2、作为本公开实施例的第一个方面，本公开实施例提供一种移位寄存器，包括：

3、输入电路，分别与信号输入端、输入电源端和上拉节点耦接，被配置为在信号输入端的信号控制下，向上拉节点提供输入电源端的信号；

4、第一下拉电路，分别与上拉节点、第三电源端和第一下拉节点耦接，被配置为在上拉节点的信号控制下，向第一下拉节点提供第三电源端的信号；

5、第一下拉控制电路，分别与第一电源端和第一辅助节点耦接，被配置为在第一电源端的信号控制下，向第一辅助节点提供第一电源端的信号；

6、抑制电路，分别与控制信号端、第一辅助节点和第一下拉节点耦接，被配置为在上拉节点的信号是开启信号的情况下，基于控制信号端的信号，使得第一辅助节点和第一下拉节点断开；

7、第一输出电路，分别与上拉节点、时钟信号端和第一输出端耦接，被配置为在上拉节点的开启信号的控制下，向第一输出端提供时钟信号端的信号；

8、第一输出下拉电路，分别与第一下拉节点、第四电源端和第一输出端耦接，被配置为在第一下拉节点的控制下，向第一输出端提供第四电源端的信号。

9、在一些实施例中，抑制电路还被配置为在上拉节点的信号是关闭信号的情况下，基于控制信号端的信号，使得第一辅助节点和第一下拉节点导通。

10、在一些实施例中，抑制电路包括第十九晶体管，第十九晶体管的栅极与控制节点耦接，控制节点与控制信号端耦接，第十九晶体管的第一极和第二极分别与第一辅助节点和第一下拉节点耦接。

11、在一些实施例中，抑制电路还包括状态控制子电路，状态控制子电路分别与控制信号端、第一电压信号、第二电压信号和控制节点耦接；

12、状态控制子电路被配置为在上拉节点的信号是开启信号的情况下，基于控制信号端的信号，向控制节点提供第一电压信号，以使得第十九晶体管的第一极和第二极断开；和/或，

13、状态控制子电路被配置为在上拉节点的信号是关闭信号的情况下，基于控制信号端的信号，向控制节点提供第二电压信号，以使得第十九晶体管的第一极和第二极导通。

14、在一些实施例中，状态控制子电路满足以下中至少一项：

15、状态控制子电路包括第一控制晶体管，第一控制晶体管的栅极与控制信号端耦接，第一控制晶体管的第一极和第二极分别与第一电压信号和控制节点耦接，在上拉节点的信号是开启信号的情况下，控制信号端的信号控制第一控制晶体管导通；

16、状态控制子电路包括第二控制晶体管，第二控制晶体管的栅极与控制信号端耦接，第二控制晶体管的第一极和第二极分别与第二电压信号和控制节点耦接，在上拉节点的信号是关闭信号的情况下，控制信号端的信号控制第二控制晶体管导通。

17、在一些实施例中，第一控制晶体管包括nmos，第二控制晶体管包括pmos。

18、在一些实施例中，

19、控制信号端与上拉节点的电平状态相同；

20、控制信号端的信号包括第一预设信号和第二预设信号，第一预设信号和第二预设信号的电平状态相反。

21、在一些实施例中，控制信号端与上拉节点耦接。

22、在一些实施例中，抑制电路包括第十九晶体管，第十九晶体管的栅极与控制节点耦接，控制节点与控制信号端和辅助控制信号端耦接，第十九晶体管的第一极和第二极分别与第一辅助节点和第一下拉节点耦接。

23、在一些实施例中，抑制电路还包括第一状态控制子电路和第二状态控制子电路，第一状态控制子电路分别与控制信号端、第三电压信号和控制节点耦接，第二状态控制子电路分别与辅助控制信号端、第四电压信号和控制节点耦接，

24、在上拉节点的信号是开启信号的情况下，第一状态控制子电路被配置为基于控制信号端的信号向控制节点提供第三电压信号，第二状态控制子电路被配置为基于辅助控制信号端的信号禁止向控制节点提供第四电压信号，以使得第十九晶体管的第一极和第二极断开；和/或，

25、在上拉节点的信号是关闭信号的情况下，第一状态控制子电路被配置为基于控制信号端的信号禁止向控制节点提供第三电压信号，第二状态控制子电路被配置为基于辅助控制信号端的信号向控制节点提供第四电压信号，以使得第十九晶体管的第一极和第二极导通。

26、在一些实施例中，第一状态控制子电路包括第三控制晶体管，第三控制晶体管的栅极与控制信号端耦接，第三控制晶体管的第一极和第二极分别与第三电压信号和控制节点耦接，

27、在上拉节点的信号是开启信号的情况下，控制信号端的信号控制第三控制晶体管导通；在上拉节点的信号是关闭信号的情况下，控制信号端的信号控制第三控制晶体管关断。

28、在一些实施例中，第二状态控制子电路包括第四控制晶体管、第五控制晶体管、第六控制晶体管和电容，第四控制晶体管的栅极分别与第五控制晶体管的第一极、第六控制晶体管的第二极和电容的第二极耦接；第五控制晶体管的栅极与控制信号端耦接，第五控制晶体管的第二极与第三电压信号耦接；第六控制晶体管的栅极与辅助控制信号端耦接，第六控制晶体管的第一极与第四电压信号耦接；电容的第一极与第三电压信号耦接，

29、在上拉节点的信号是开启信号的情况下，控制信号端的信号控制第五控制晶体管导通，辅助控制信号端的信号控制第六控制晶体管关断，以向第四控制晶体管的栅极输出第三电压信号，控制第四控制晶体管关断；

30、在上拉节点的信号是关闭信号的情况下，控制信号端的信号控制第五控制晶体管关断，辅助控制信号端的信号控制第六控制晶体管导通，以向第四控制晶体管的栅极输出第四电压信号，控制第四控制晶体管导通，以及对电容充电；

31、在上拉节点的信号是关闭信号的情况下，控制信号端的信号控制第五控制晶体管关断，辅助控制信号端的信号控制第六控制晶体管关断，电容放电，以维持第四控制晶体管导通。

32、在一些实施例中，第三控制晶体管、第四控制晶体管、第五控制晶体管和第六控制晶体管包括nmos。

33、在一些实施例中，控制信号端的信号与上拉节点的电平状态相同；控制信号端的信号包括第一预设信号和第二预设信号，第一预设信号和第二预设信号的电平状态相反；

34、辅助控制信号端的信号包括第三预设信号和第四预设信号，第三预设信号与第一预设信号的电平状态相反，第四预设信号与第三预设信号的电平状态相反。

35、在一些实施例中，控制信号端与上拉节点耦接。

36、在一些实施例中，还包括：

37、第二下拉电路，分别与上拉节点、第三电源端和第二下拉节点耦接，被配置为在上拉节点的信号控制下，向第二下拉节点提供第三电源端的信号；

38、第二下拉控制电路，分别与第二电源端和第二辅助节点耦接，被配置为在第二电源端的信号控制下，向第二辅助节点提供第二电源端的信号；

39、第二输出下拉电路，分别与第二下拉节点、第四电源端和第一输出端耦接，被配置为在第二下拉节点的控制下，向第一输出端提供第四电源端的信号；

40、抑制电路还与第二辅助节点和第二下拉节点耦接，还被配置为在上拉节点的信号是开启信号的情况下，基于控制信号端的信号，使得第二辅助节点和第二下拉节点断开；和/或，抑制电路还被配置为在上拉节点的信号是关闭信号的情况下，基于控制信号端的信号，使得第二辅助节点和第二下拉节点导通。

41、在一些实施例中，抑制电路包括第二十九晶体管，第二十九晶体管的栅极与控制节点耦接，控制节点与控制信号端连接，第二十九晶体管的第一极和第二极分别与第二辅助节点和第二下拉节点耦接。

42、在一些实施例中，还包括以下中至少一项：

43、第一辅助下拉电路，分别与信号输入端、第三电源端和第一下拉节点耦接，被配置为在信号输入端的信号控制下，向第一下拉节点提供第三电源端的信号；

44、第一降噪电路，分别与第一下拉节点、第三电源端和上拉节点耦接，被配置为在第一下拉节点的信号控制下，向上拉节点提供第三电源端的信号；

45、第二辅助下拉电路，分别与信号输入端、第三电源端和第二下拉节点耦接，被配置为在信号输入端的信号控制下，向第二下拉节点提供第三电源端的信号；

46、第二降噪电路，分别与第二下拉节点、第三电源端和上拉节点耦接，被配置为在第二下拉节点的信号控制下，向上拉节点提供第三电源端的信号；

47、行复位电路，分别与行复位信号端、第三电源端和上拉节点耦接，被配置为在行复位信号端的信号控制下，向上拉节点提供第三电源端的信号；

48、帧复位电路，分别与帧复位信号端、第三电源端和上拉节点耦接，被配置为在帧复位信号端的信号控制下，向上拉节点提供第三电源端的信号；

49、输出复位电路，分别与行复位信号端、第四电源端和第一输出端耦接，被配置为在行复位信号端的信号控制下，向第一输出端提供第四电源端的信号。

50、在一些实施例中，第一电源端和第二电源端的电平状态相反。

51、在一些实施例中，满足以下中至少一项：

52、输入电路包括第一晶体管，第一晶体管的栅极与信号输入端耦接，第一晶体管的第一极和第二极分别与输入电源端和上拉节点耦接；

53、第一下拉电路包括第十六晶体管，第十六晶体管的栅极与上拉节点耦接，第十六晶体管的第一极和第二极分别与第三电源端和第一下拉节点耦接；

54、第一下拉控制电路包括第十五晶体管，第十五晶体管的栅极和第一极均与第一电源端耦接，第十五晶体管的第二极与第一辅助节点耦接；

55、第一辅助下拉电路包括第十七晶体管，第十七晶体管的栅极与信号输入端耦接，第十七晶体管的第一极和第二极分别与第三电源端和第一下拉节点耦接；

56、第一降噪电路包括第十八晶体管，第十八晶体管的栅极与第一下拉节点耦接，第十八晶体管的第一极和第二极分别与第三电源端和上拉节点耦接；

57、第二下拉电路包括第二十六晶体管，第二十六晶体管的栅极与上拉节点耦接，第二十六晶体管的第一极和第二极分别与第三电源端和第二下拉节点耦接；

58、第二下拉控制电路包括第二十五晶体管，第二十五晶体管的栅极和第一极均与第二电源端耦接，第二十五晶体管的第二极与第二辅助节点耦接；

59、第二辅助下拉电路包括第二十七晶体管，第二十七晶体管的栅极与信号输入端耦接，第二十七晶体管的第一极和第二极分别与第三电源端和第二下拉节点耦接；

60、第二降噪电路包括第二十八晶体管，第二十八晶体管的栅极与第二下拉节点耦接，第二十八晶体管的第一极和第二极分别与第三电源端和上拉节点耦接；

61、第一输出电路包括第三晶体管，第三晶体管的栅极与上拉节点耦接，第三晶体管的第一极和第二极分别与时钟信号端和第一输出端耦接；

62、第一输出下拉模块包括第十一晶体管，第十一晶体管的栅极与第一下拉节点耦接，第十一晶体管的第一极和第二极分别与第四电源端和第一输出端耦接；

63、第二输出下拉模块包括第二十一晶体管，第二十一晶体管的栅极与第二下拉节点耦接，第二十一晶体管的第一极和第二极分别与第四电源端和第一输出端耦接；

64、行复位电路包括第二晶体管，第二晶体管的栅极与行复位信号端耦接，第二晶体管的第一极和第二极分别与第三电源端和上拉节点耦接；

65、帧复位电路包括第七晶体管，第七晶体管的栅极与帧复位信号端耦接，第七晶体管的第一极和第二极分别与第三电源端和上拉节点耦接；

66、输出复位电路包括第四晶体管，第四晶体管的栅极与行复位信号端耦接，第四晶体管的第一极和第二极分别与第四电源端和第一输出端耦接。

67、作为本公开实施例的第二方面，本公开实施例提供一种移位寄存器的驱动方法，应用于本公开任一项的移位寄存器，方法包括：

68、在第一阶段，向信号输入端提供有效电平信号，输入电路在信号输入端的有效电平信号控制下，向上拉节点提供输入电源端的信号；第一下拉电路在上拉节点的信号控制下，向第一下拉节点提供第三电源端的信号；向控制信号端提供第一预设信号，使得第一辅助节点和第一下拉节点断开；

69、在第二阶段，向行复位信号端提供有效电平信号，行复位电路在行复位信号端的有效电平信号控制下，向上拉节点提供第三电源端的信号；第一下拉控制电路在第一电源端的信号控制下，向第一辅助节点提供第一电源端的信号；向控制信号端提供第二预设信号，使得第一辅助节点和第一下拉节点导通。

70、作为本公开实施例的第三方面，本公开实施例提供一种移位寄存器的驱动方法，应用于本公开任一项的移位寄存器，方法包括：

71、在第一阶段，向信号输入端提供有效电平信号，输入电路在信号输入端的有效电平信号控制下，向上拉节点提供输入电源端的信号；第一下拉电路在上拉节点的信号控制下，向第一下拉节点提供第三电源端的信号；向控制信号端提供第一预设信号，向辅助控制信号端提供第三预设信号，使得第一辅助节点和第一下拉节点断开；

72、在第二阶段，向行复位信号端提供有效电平信号，行复位电路在行复位信号端的有效电平信号控制下，向上拉节点提供第三电源端的信号；第一下拉控制电路在第一电源端的信号控制下，向第一辅助节点提供第一电源端的信号；向控制信号端提供第二预设信号，向辅助控制信号端提供第四预设信号，使得第一辅助节点和第一下拉节点导通；

73、在第三阶段，向控制信号端提供第二预设信号，向辅助控制信号端提供第三预设信号，使得第一辅助节点和第一下拉节点导通。

74、作为本公开实施例的第四方面，本公开实施例提供一种栅驱动电路，包括本公开任一项的移位寄存器。

75、作为本公开实施例的第五方面，本公开实施例提供一种显示装置，包括本公开任一项的移位寄存器或者包括本公开的栅驱动电路。

76、本公开的技术方案，第一辅助节点与第一下拉节点之间设置有抑制电路，抑制电路在上拉节点是开启信号的情况下，基于控制信号端的信号，使得第一辅助节点和第一下拉节点断开，也就是说，在上拉节点的信号是开启信号时，第一辅助节点与第一下拉节点是断开的，这样就切断了第一下拉控制电路与第一下拉电路之间的连接，避免了第一电源端经过第一下拉控制电路、第一下拉电路至第三电源端形成通路。因此，本公开中，在上拉节点是开启信号的情况下，不会有静态电流流经第一下拉控制电路和第一下拉电路，防止了第一下拉控制电路和第一下拉电路中器件的正向偏置，避免了内部器件的特性偏移，使得移位寄存器可以承受例如±38v的高压。

77、上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。