一种基于RFSoC异构平台的级联雷达信号分选硬件加速方法及电子侦察设备

本技术涉及雷达信号处理与电子侦察，特别涉及一种基于rfsoc异构平台的级联雷达信号分选硬件加速方法及电子侦察设备。

背景技术：

1、电子侦察接收机截获的往往是多部雷达辐射源相互交织的混合脉冲流，信号分选的任务是将其中属于同一辐射源的脉冲逐一归并还原，其是参数测量之后、辐射源识别与威胁判定之前必经的处理环节。当前电磁辐射源数量激增，频率捷变、重频参差与抖动、多工作模式切换等新体制广泛应用，接收端还不可避免地混入虚警脉冲并出现脉冲丢失，混合脉冲流呈现出高密度、强交叠、非平稳的特点，对分选处理的准确性与时效性同时提出了很高的要求。

2、依据所利用的特征，脉冲分选手段大体沿两条路线发展：一条以脉冲描述字（pulse description word, pdw）中载频、脉宽、到达角等参数为特征，在多维参数空间内归并脉冲，其长于利用参数间的联合可分性，但对参数交叠的辐射源分辨力有限，也无法利用脉冲序列的时序规律；另一条以到达时间（time of arrival, toa）序列为对象，通过脉冲重复间隔（pulse repetition interval, pri）分析实现序列检索，其长于刻画时域周期结构，却在多辐射源脉冲高度交织时搜索空间急剧膨胀，且对虚警与丢失脉冲敏感。鉴于两条路线在能力上的互补性，可将二者级联的分选架构成为一种有效的技术途径：前级先在参数空间完成虚警脉冲剔除与初步分选，将混合脉冲流分解为若干候选簇；后级再在各候选簇内部执行pri搜索与判决，对前级结果进行时域校验、细分与残余虚警清除。级联架构使pri分析的对象由整条混合脉冲流收缩为单簇脉冲序列，搜索复杂度大幅下降，同时时域校验又弥补了参数域分选在交叠场景下的分辨不足，整体分选性能优于任一单级方法。

3、但级联分选算法的计算形态给工程化带来了新的困难。前级分选通常依赖脉冲两两之间的参数相似性度量，此类中间数据的计算量与存储量往往随脉冲数呈平方量级增长，万级脉冲批次对应的中间数据规模可达数百兆字节，其上的近邻搜索、密度估计与邻域查询还伴随密集且不规则的访存；后级pri校验则需对每个候选簇、每个候选周期反复执行时间折叠与统计判决，属于较为典型的枚举型密集运算。上述负载在通用处理器上以纯软件方式运行时，处理时延随脉冲规模快速增长，难以支撑电子侦察系统对分选结果时效性的要求。

4、因而，需要采用集成了可编程逻辑与嵌入式多核处理器的异构片上系统对此类算法进行加速。然而，级联分选算法向异构片上系统直接移植会遇到三重障碍。第一，算法内部规则并行型计算与控制密集型计算并存：前者运算规则统一、数据并行度高，适合由可编程逻辑并行实现；后者包含数据依赖的迭代收敛、条件分支与浮点解算，强行以逻辑电路实现将带来巨大的资源与时序代价，而若为迁就电路将其中的自适应参数固化为经验常数，算法便退化为需要逐场景标定的静态方法，丧失对电磁环境的适应能力。第二，处理器端与可编程逻辑端之间需要交互大规模中间数据，平方量级的中间数据若由处理器端逐元素读取参与判定，访存开销将远超运算本身，使加速环节的收益被数据搬运抵消；如何压缩跨端传输的数据量、设计与两端访存特性相匹配的数据组织形式，直接决定整体加速收益。第三，硬件化不可避免地引入定点量化、运算次序调整与并行化改造，若缺乏与原算法的等价性约束，分选结果可能与软件版本产生偏差，而分选输出直接影响后续辐射源识别的可信度，工程上难以接受以精度换取速度的折衷。

5、综上所述，亟需一种针对级联雷达信号分选算法的硬件加速方案，在异构片上系统的资源与带宽约束下，完成各级联环节与两类计算资源的合理映射以及跨端数据通路设计，在获得实时处理能力的同时，完整保留算法各参数的逐批自适应解算能力，并保证加速前后分选结果的相对一致性。

技术实现思路

1、本技术的目的在于，克服现有级联雷达信号分选算法在通用计算平台上处理时延难以满足实时性要求，以及向异构硬件平台移植时所面临的计算任务与硬件资源难以合理匹配、跨端数据交互开销制约加速收益、算法自适应特性与运算精度难以保持等技术问题，从而提供一种基于rfsoc异构平台的级联雷达信号分选硬件加速方法，采用参数域粗分选与时域精校验的级联架构实现辐射源信号分选，由rfsoc异构平台的可编程逻辑端与处理器系统端对参数域粗分选与时域精校验过程的计算任务进行划分并协同执行，其中，

2、所述参数域粗分选包括：基于多维脉冲描述字完成参数域聚类，剔除虚警脉冲并生成候选簇划分结果；

3、所述时域精校验包括：基于脉冲到达时间序列执行时域校验，对候选簇进行细分后输出最终辐射源分选结果；

4、所述可编程逻辑端执行参数域粗分选过程中的脉冲归一化处理、平方距离矩阵计算、最近邻排序以及邻接位图生成任务；

5、所述处理器系统端执行参数域粗分选过程中的归一化常数计算、自适应自然近邻搜索、局部密度计算、虚警脉冲剔除、索引映射关系建立、邻域半径解算、密度扩展分选以及双判据簇合并任务，还执行时域精校验过程中的脉冲重复间隔时域校验、子谐波抑制以及候选簇细分处理任务。

6、作为上述技术方案的一种改进，所述参数域粗分选具体包括：

7、步骤1：处理器系统端基于输入的一批脉冲描述字数据，计算多个特征维度的归一化常数；可编程逻辑端基于归一化常数对该批脉冲描述字数据执行并行归一化处理；

8、步骤2：可编程逻辑端计算归一化后所有初始脉冲的脉冲对平方距离矩阵，并写入处理器系统端的外接存储器；

9、步骤3：可编程逻辑端读取初始脉冲的平方距离矩阵并逐行执行最近邻排序，生成各初始脉冲的有序近邻表并回传至处理器系统端；处理器系统端基于各初始脉冲的有序近邻表执行自然近邻搜索，自适应确定本批数据的近邻规模及各初始脉冲的自然邻居集合；

10、步骤4：处理器系统端基于各初始脉冲的自然邻居集合计算各初始脉冲的局部密度，依据预设密度阈值剔除虚警脉冲，得到有效脉冲集合，并建立有效脉冲索引与原始脉冲索引的映射关系；

11、步骤5：处理器系统端对有效脉冲集合重新计算归一化常数；可编程逻辑端对有效脉冲集合重新执行归一化，计算有效脉冲集合的平方距离矩阵并写入处理器系统端的外接存储器；

12、步骤6：可编程逻辑端对有效脉冲集合的平方距离矩阵逐行执行最近邻排序，生成各有效脉冲的有序近邻表并回传至处理器系统端；处理器系统端基于有效脉冲的有序近邻表，再次执行自然近邻搜索，确定分选阶段的近邻规模；

13、步骤7：处理器系统端基于有效脉冲的有序近邻表通过分位数统计解算邻域半径，将邻域半径转换为平方域定点阈值后下发至可编程逻辑端；可编程逻辑端读取有效脉冲集合的平方距离矩阵，逐元素执行阈值比较判定，生成邻接位图，经单次直接存储器访问传输，回传至处理器系统端；

14、步骤8：处理器系统端以分选阶段的近邻规模为最小邻域点数，在邻接位图上执行密度扩展分选，得到本批数据的初始簇划分结果；

15、步骤9：处理器系统端以近邻桥接计数与自然邻域交集为双判据，对步骤8得到的初始簇执行合并；合并完成后得到候选簇划分结果，基于步骤4建立的索引映射，将候选簇划分结果回填至原始脉冲对应的索引位置；

16、所述时域精校验具体包括：

17、步骤10：处理器系统端针对各候选簇，提取归属于对应候选簇的全部原始脉冲的到达时间，执行脉冲重复间隔时域校验；在预设周期内逐簇遍历候选脉冲重复间隔并完成子谐波抑制，识别出真实脉冲重复间隔后，将对应的候选簇拆分细化为多组对应不同脉冲重复间隔的脉冲序列，输出最终辐射源分选结果。

18、作为上述技术方案的一种改进，所述步骤1具体包括：

19、步骤1.1：处理器系统端将解算完成的到达角维度、载频维度和脉宽维度的归一化常数以寄存器写入方式下发至可编程逻辑端；

20、步骤1.2：可编程逻辑端采用三路并行的减法-乘法流水架构执行归一化处理，每个时钟周期完成一条脉冲的运算；归一化后的脉冲特征坐标直接馈入可编程逻辑内部的距离矩阵计算单元，不经过处理器系统端中转；

21、所述步骤2具体包括：可编程逻辑端配置两套片上缓存，一套按脉冲序号顺序存储特征坐标，供逐行取出当前行的脉冲的坐标，另一套采用多体交织方式存储，使每个时钟周期能够并行取出多个列的脉冲的坐标；并行计算通路对行脉冲与多个列原始脉冲同时求三维坐标差的平方和，生成平方距离矩阵；其中，全流程所有邻域判定均直接在平方距离域内执行，以免除开方运算；计算得到的平方距离以定点格式打包，经行缓冲后以突发传输方式按行连续写入处理器系统端的外接存储器，地址跨界时自动拆分传输；

22、所述步骤5中，处理器系统端和可编程逻辑端采用与步骤1和步骤2一致的硬件架构，完成有效脉冲集合的归一化处理与平方距离矩阵计算。

23、作为上述技术方案的一种改进，所述步骤3具体包括：

24、步骤3.1：可编程逻辑端为每个脉冲配置一组按距离升序排列的寄存器链，链尾条目作为当前淘汰门限；每个读入节拍的多路距离值经并行比较器同时与淘汰门限比对，仅小于门限的距离值进入插入流程，通过并行比较确定落位后，后续条目整体后移一位；

25、步骤3.2：单条脉冲的距离行处理完成后，寄存器链内的条目打包为该脉冲的有序近邻表，全部脉冲处理完成后统一回传至处理器系统端；

26、步骤3.3：处理器系统端预先扫描全部有序近邻表，求解所有互为近邻的脉冲对及各自的生效近邻规模，按生效规模分组连续存储；近邻规模自1逐轮递增，每轮仅将当轮生效的互邻对计入对应脉冲的自然邻居计数，同步增量更新收敛统计量；

27、步骤3.4：当不存在自然邻居的脉冲数目连续两轮保持不变时判定收敛，收敛时的近邻规模即为本批数据的近邻规模，再按近邻距离顺序重建各脉冲的自然邻居集合；

28、所述步骤6中，处理器系统端和可编程逻辑端采用与步骤3一致的硬件架构，确定分选阶段的近邻规模k。

29、作为上述技术方案的一种改进，所述步骤7具体包括：

30、步骤7.1：处理器系统端收集各有效脉冲的第k+1近邻距离形成样本序列，对样本序列进行四分位统计，在上四分位数的基础上叠加四分位距外延裕量，得到邻域半径；处理器系统端将解算得到的邻域半径转换为平方域定点阈值，连同脉冲数目、距离矩阵基址一并下发至可编程逻辑端的邻接位图生成单元的配置寄存器；其中，k为分选阶段的近邻规模；

31、步骤7.2：可编程逻辑端按行读取有效脉冲集合的平方距离矩阵，对每个距离元素并行执行阈值比较，生成对应脉冲对的1比特邻接位；

32、步骤7.3：各邻接位按列序汇入位打包寄存器，打包为与总线位宽一致的数据拍，行末不足一拍的部分补零对齐；

33、步骤7.4：整块邻接位图经单次直接存储器访问传输dma，批量传输回传至处理器系统端，连续存入外接存储器的独立存储分区；

34、步骤7.5：邻接位图的字内位序与处理器系统端按字读取约定严格对齐，两端对同一邻接位图的解释完全一致；传输完成需同时满足dma传输完成标志与可编程逻辑端完成标志双重确认，才进入下一步骤；

35、所述步骤8具体包括：

36、步骤8.1：处理器系统端以分选阶段的近邻规模k作为最小邻域点数；

37、步骤8.2：遍历每个有效脉冲，按字扫描其在邻接位图中对应的行，逐位提取该脉冲邻域内的全部脉冲；

38、步骤8.3：若某脉冲的邻域内脉冲数不小于最小邻域点数，则将其标记为核心脉冲，创建新簇并将其邻域脉冲加入簇扩展队列；

39、步骤8.4：按广度优先规则执行簇扩展，扩展过程中遇到的核心脉冲继续向外吸纳邻域脉冲，非核心脉冲仅作为边界脉冲归入当前簇；

40、步骤8.5：邻域内脉冲数不足最小邻域点数的脉冲暂判为噪声脉冲，后续若被某核心脉冲的邻域覆盖，则改判为对应簇的边界脉冲；全部有效脉冲遍历处理完成后，得到本批数据的初始簇划分结果。

41、作为上述技术方案的一种改进，所述步骤9具体包括：

42、步骤9.1：处理器系统端遍历所有初始簇对，分别计算双判据数值：第一判据为近邻桥接计数，即一簇成员的前k近邻落入另一簇的双向累计次数，k为分选阶段的近邻规模；第二判据为自然邻域交集规模，即两簇各自全体成员自然邻居并集之间的交集大小；

43、步骤9.2：双向桥接计数与自然邻域交集规模均超过预设门限的簇对，判定为可合并簇对；逐对执行合并操作，将较大簇号并入较小簇号，合并关系沿已判定的簇对传递，合并完成后得到候选簇划分结果；

44、步骤9.3：基于步骤4建立的索引映射，将候选簇划分结果回填至原始批次的脉冲标签向量中，被剔除的虚警脉冲对应位置的标签置零。

45、作为上述技术方案的一种改进，所述步骤10具体包括：

46、步骤10.1：处理器系统端针对各候选簇，提取归属于对应候选簇的全部原始脉冲的到达时间，作为时域校验的输入数据；

47、步骤10.2：将候选脉冲重复间隔搜索按候选簇与候选周期两个维度，拆分为互不依赖的并行任务集合，在处理器系统端的多核处理器上以动态调度方式并行执行；

48、步骤10.3：对每个候选周期，基于候选簇内到达时间对该候选周期取整数模并统计折叠直方图，其中，直方图的中位数在有限值域上以计数法直接求取，免除排序开销，统计缓冲预先分配并循环复用；

49、步骤10.4：基于折叠直方图的偏度和峰度，判定该候选脉冲重复间隔是否为真实脉冲重复间隔；

50、步骤10.5：采用并查集结构将脉冲集合高度重叠的候选脉冲重复间隔归为一类，同类中依据脉冲序列的连续性择优保留一条真实脉冲重复间隔，实现子谐波抑制；

51、步骤10.6：识别出全部真实脉冲重复间隔后，将对应的候选簇拆分细化为多组对应不同脉冲重复间隔的脉冲序列；新簇号的分配置于并行区之外，按簇序号升序串行执行，保证多核并行执行与单核执行的输出结果完全一致；

52、步骤10.7：全部候选簇处理完成后，输出最终辐射源分选结果。

53、作为上述技术方案的一种改进，所述折叠直方图的统计运算由可编程逻辑端内的并行折叠直方图引擎承担；所述引擎接收簇内到达时间数据流，对一批候选脉冲重复间隔并行完成取模运算、直方图累加与统计判决，向处理器系统端输出各候选间隔的判定标志。

54、为实现本技术的另一目的，本技术还提供一种基于rfsoc异构平台的电子侦察设备，包括集成在单块板卡上的电源供电模块、时钟综合模块、射频信号收发模块、外设接口模块以及rfsoc数字处理模块；其中，

55、所述rfsoc数字处理模块集成可编程逻辑单元和处理器系统单元；所述可编程逻辑单元与处理器系统单元协同执行时，实现如权利要求1至8任一项所述的基于rfsoc异构平台的级联雷达信号分选硬件加速方法。

56、作为上述技术方案的一种改进，所述可编程逻辑单元内例化四个专用计算单元，包括：归一化单元、距离矩阵计算单元、最近邻排序单元与邻接位图生成单元；其中，

57、所述归一化单元的输出在可编程逻辑内部直接馈入距离矩阵计算单元，构成级联前向数据通路；

58、所述距离矩阵计算单元用于计算平方距离矩阵并存储至外接存储器；

59、最近邻排序单元与邻接位图生成单元均以外接存储器中的平方距离矩阵为输入，分别在不同处理阶段独立工作；

60、所述处理器系统单元集成多核arm处理器并运行嵌入式操作系统，用于承载自适应参数解算、自然近邻搜索、密度扩展分选、簇合并与脉冲重复间隔时域校验的控制密集型环节；

61、所述处理器系统单元与可编程逻辑单元之间设置三条数据交互通路：

62、第一数据交互通路为参数配置路径，处理器系统单元逐批解算的自适应参数以寄存器写入方式下发，构成软硬件自适应闭环的参数下行通道；

63、第二数据交互通路为流式数据路径，脉冲描述字数据流入可编程逻辑单元以及有序近邻表与邻接位图流回处理器系统单元均由dma控制器承担搬运，最近邻排序单元与邻接位图生成单元共用同一条回传通道，经由处理器系统单元配置的通路选择开关按处理阶段切换数据来源；

64、第三数据交互通路为批量存储路径，平方距离矩阵由距离矩阵计算单元经高带宽总线接口直接写入外接存储器，数据搬运不占用处理器系统单元的处理资源；

65、所述外接存储器为ddr4存储器，存储空间划分为三个独立区域：

66、距离矩阵区域，用于存放先后两轮平方距离矩阵；

67、邻接位图区域，独立于距离矩阵区设置，用于存放可编程逻辑单元生成的邻接位图，避免与距离矩阵相互覆盖；

68、工作区域，用于存放处理器系统单元的运行数据，运行数据包括：原始脉冲描述字数据、有序近邻表、自然邻居集合、局部密度数据、簇标签及索引映射表。

69、与现有技术相比，本发明的优势在于：

70、1、依托自研rfsoc专用硬件平台执行，具备工程应用条件。本发明所述方法运行于申请人前期研制的rfsoc专用硬件平台（公布号为cn122068983a的中国发明专利《一种基于rfsoc的电子侦察软件无线电平台及使用方法》），该平台面向电子侦察任务将射频收发、数字处理、电源、时钟及外设接口集成于单板，可在同一硬件上贯通从信号接收、参数测量到级联分选的完整处理链路，摆脱商用评估板在接口形式与外设资源方面的固有约束；同时，本发明在算法与硬件的映射设计上不与特定型号器件绑定，可移植至其他集成可编程逻辑与多核处理器的异构片上系统。

71、2、针对级联分选算法的主要耗时环节与跨端数据通路实施多项软硬件协同优化。其一，密度扩展分选所需的全量邻域判定借助pl端阈值比较生成每元素1比特的邻接位图并单次dma回传，ps端直接在位图上完成邻域查询与簇扩展，跨端数据读取量较直接访问距离矩阵下降一个数量级以上；其二，自然近邻搜索在搜索开始前一次性解算全部互为近邻的脉冲对及其最小生效邻域规模并分桶存储，逐轮仅增量处理当轮新生效的互邻对，免除逐轮全表近邻查询与大规模中间结构的随机访问；其三，邻域判定条件贯通改写至平方距离域执行，免除大规模开方运算；其四，pri时域校验经统计运算重构后按簇在多核处理器上并行执行；其五，软硬件任务划分边界依据各环节板级实测负载确定，对构成性能瓶颈的环节配置专用硬件电路。

72、3、异构协同架构实现整体加速，算法准确性与自适应性同步保持。本发明依据级联分选算法各环节的计算特性完成软硬件任务划分：运算规则统一、数据并行度高的环节由pl端（rfsoc异构平台中的可编程逻辑端）以并行电路实现，包含迭代收敛判定、条件分支与浮点解算的环节由ps端（处理器系统端）执行，两端按批次闭环协同工作。在该架构及上述优化设计下，本发明所述方法的端到端处理相较通用计算平台上的纯软件实现获得约4倍加速，满足电子侦察系统对分选实时性的要求；加速的同时，硬件实现的分选结果与原算法逐点一致，分选准确性不受影响；自然邻域规模、邻域半径、邻域点数下限、pri判决门限等关键参数均针对每一批输入数据独立解算，级联算法的环境自适应特性完整保留。