辐射探测器模块的制作方法

本发明涉及一种辐射探测器模块。

背景技术：

1、在计算机断层扫描（ct）医学成像系统中，x射线源向患者发射射线束。透射的射线束被x射线探测器收集，探测器通常布置为与x射线源相对且呈弧形。该弧形通常由小型探测器模块（例如大小为4×2 cm²）精确组装而成。为了避免诊断检查期间出现成像伪影和信息丢失，期望探测器模块在假定为矩形或正方形探测模块的情况下，在其四个侧边彼此邻接。

2、混合像素探测器（hpd）包括像素化传感器，该传感器逐个像素地连接至读出芯片（roc）。半导体传感器通常由si、gaas、cdte和czt中的一种或多种制成，并通过光电效应或康普顿相互作用吸收电离辐射能量，从而产生电荷脉冲。相应的信号穿过传感器像素，该传感器像素与roc 中的专用电路（也称为roc像素）互连，信号在其中被分析和数字化。传统上，roc像素通过引线键合的方式连接至读出板。

3、混合像素探测器按照模块化组装方式进行制造。多个探测器模块（每个模块包括传感器、roc像素和读出板）以二维排列方式组装在一起，直至达到探测器的最终尺寸。引线键合连接会导致探测器模块之间存在死检测区域，即间隙，尤其是模块传感器之间存在间隙。探测器中间隙的存在与大多数成像应用、尤其是医学成像不相容。

技术实现思路

1、因此，本发明的总体目的是提供一种辐射探测器模块，允许将多个这样的模块彼此无间隙地并排布置。

2、现在，为了实现本发明的这些以及其他目的（这些目的将随着描述的进行而变得更加明显），根据权利要求1提供了一种辐射探测器模块。

3、所述辐射探测器模块包括至少一个传感器片，优选由半导体材料制成，优选由si、gaas、cdte和czt中的一种或多种制成，即通过光电效应或康普顿相互作用吸收电离辐射能量的传感器材料。在计算机断层扫描成像应用中，所述传感器片优选由高z材料制成。

4、所述传感器片典型地为扁平片，其在x和y维度上的水平延伸均超过其在与水平面正交的第三维度z上的延伸，即其高度。所述传感器片包括与传感器材料接触的一组导电材料的像素。像素被定义为水平面中的表面区域，优选位于传感器片的底部表面，通常由金属制成。在另一个实施例中，像素可以指由传感器片敏感材料上或内部的导电扩散层限定的相应区域，顶部具有金属触点。在此，扩散层例如可以是pin二极管结构的一部分，该结构例如通过传感器片的硅层在内部形成。

5、像素中感生的任何电荷，特别是源自转换后的光子或电子的电荷，都会产生由传感器像素提供的电信号，并有助于测量值。因此，所述探测器模块允许位置分辨检测。这意味着可以检测到空间中每个位置的辐射量，例如光子数、电子数或沉积能量。探测器模块的空间分辨率，即每单位面积的像素数或测量值数，取决于像素间距。所述间距优选被定义为像素在均匀像素矩阵分布中的空间周期。像素间距对应于相邻像素之间测得的距离，例如像素中心到像素中心。

6、通常，像素间距在整个传感器片上是均匀的。优选地，像素为矩形，特别是正方形，其边长通常在5 微米（µm）到1000微米之间，优选在30 微米到450 微米之间。该组像素可以网格状排列，例如矩形网格，理想情况下覆盖传感器片的敏感材料的大部分区域，例如至少90%、95%或99%。优选地，传感器片的一组传感器像素中的传感器像素数量至少超过4。优选地，传感器片的传感器像素数量n为n2 ，例如n = 128或n = 256。

7、辐射探测器模块还包括至少一个roc，优选采用asic（专用集成电路）的形式。每个roc包括输入触点，优选地布置在roc的顶部表面，每个输入触点内部连接至roc中实现的指定读出电路，该读出电路（优选地包括相应的输入触点）也被称为roc像素。每个传感器像素通过下文将介绍的中间互连装置，以1：1的关系与指定的roc像素电连接。

8、一个或多个roc优选地被配置为处理来自传感器像素的电信号。处理可以特别地包括以下一项或多项：放大来自传感器像素的信号；将放大后的信号与阈值进行比较，并在放大后的信号超过阈值的持续时间内提供电脉冲；确定每个像素和每单位时间的电荷量；计数每个像素和每单位时间内，超过给定信号阈值并且转换为电荷的入射光子或电子的数量；以及诸如校准之类的进一步处理。

9、优选地，一个或多个读出芯片也具有水平延伸，并与传感器片平行布置。在一个实施例中，将单个roc分配给单个传感器片，用于处理所有传感器像素的信号。在不同的实施例中，将多个roc分配给单个传感器片，用于处理所有传感器像素的信号。在又一个实施例中，将多个roc分配给多个传感器片，用于处理多个传感器片的所有传感器像素的信号。在多个roc的情况下，这些roc在水平面中彼此并排布置。

10、roc中输入触点的间距定义为类似于传感器像素的间距，相对于 roc中各读出电路的输入触点。通常，输入触点的间距在整个roc上是均匀的。两个输入触点之间的间距优选在20微米到500微米之间。

11、优选地，roc像素的间距小于传感器像素的间距。其原因是在一个或多个roc旁边需要额外的空间来提供输出布线。

12、辐射探测器模块还包括基板，优选为印刷电路板（pcb）或模制互连装置（mid），其中mid的材料优选为环氧基化合物或者玻璃基板。基板与传感器片平行布置，并且优选地沿第三维度与传感器片堆叠布置，传感器片布置在基板的上方。基板包括一组输入触点。输入触点的数量优选地对应于一个或多个roc的输入触点的累计数量。因此，在基板中提供布线，用于将其输入触点与一个或多个roc的输入触点电连接，该布线被称为输入布线。优选地，所述基板在水平方向上延伸，并包括顶部表面和底部表面。优选地，输入触点被布置在顶部表面。在优选实施例中，基板的输入触点与传感器像素通过互连装置（例如包括焊料凸点、c4、铜柱、带焊料的铜柱、金柱凸点、各向异性导电胶和任何其他合适的微互连之一）以1：1的关系电连接。基板的输入触点的间距被定义为类似于传感器像素的间距和 roc像素的间距。在一个实施例中，基板的输入触点的间距对应于传感器像素的间距，并且在传感器片和基板的组装状态下，基板的输入触点的中心和传感器像素的中心在第三维度上彼此匹配，即，相应中心之间没有横向偏移。

13、基板还包括设置在其底部表面的一个或多个输出触点。每个roc还提供一个或多个输出触点，优选地在其顶部表面，即与其输入触点相同的表面。在操作中，一个或多个输出触点提供处理后的输入信号。优选地，roc的输出触点数量少于其输入触点数量，这是因为无需保持1：1的关系。例如，处理后的信息，特别是计数信息，可以通过一个或多个输出触点提供，例如以复用方式和/或以其他数字化方式。此外，这可以意味着向asic提供电源电压和地电压，或向asic和像素提供数字配置数据。

14、因此，基板还包括被称为输出布线的布线，用于将其一个或多个输出触点连接至一个或多个roc的一个或多个输出触点。

15、本布置首先将传感器像素与基板的输入触点连接，而只有基板的输入触点以某种方式连接至roc的输入触点。在现有技术的探测器中，传感器像素直接连接至roc的输入触点。这意味着roc不再布置在直接面向传感器像素的基板顶部，而是优选地嵌入基板中，甚至布置在基板下方，如下文将说明的。这反过来又允许在基板中实现重分布层，用于将具有不同间距的传感器像素与roc像素连接起来。

16、在一个非常优选的实施例中，一个或多个roc嵌入在基板中。“嵌入”被理解为一个或多个roc的至少顶部和底部表面被绝缘基板材料覆盖。因此，每个roc优选被浇铸到基板材料中。在一个实施例中，每个roc的所有四个端面（即顶部和底部表面之间的侧面）均被基板材料覆盖，即未暴露，因此受到周围基板的机械保护。在该实施例中，roc被完全浇铸到基板材料中，即其所有表面均被基板材料覆盖。具体地，基板材料是绝缘材料，并且是覆盖roc所有表面的相同材料。在该实施例中，基板在第三维度上的高度超过roc的高度。在不同的实施例中，至少一个端面未被基板材料覆盖。

17、优选地，传感器片、roc 和基板中的每一个均为矩形，特别是正方形。优选地，传感器片和基板堆叠，并在水平面上具有相同的延伸。传感器片包括顶部表面（例如，包括顶部电极）和底部表面（包括一组像素）。在传感器片的顶部区域，入射辐射被转换为电荷。底部表面上的传感器像素面向基板，因此也面向基板的输入触点。

18、在一个实施例中，单个roc嵌入在基板中。在另一个实施例中，至少两个roc嵌入在基板中。在一个优选实施例中，八个roc嵌入在基板中，优选地布置成两行，即24个roc，特别地用于计算机断层扫描成像应用。在有多个roc的情况下，这些roc彼此并排布置。优选地，一个模块只有一个基板。

19、鉴于roc的输入触点的间距小于传感器像素的间距，roc在水平面上的延伸优选地小于同一平面上的一个或多个传感器片的延伸，至少在例如x的一个维度上，优选地在x和y两个维度上。在一个或多个roc 嵌入在基板中的情况下，基板的延伸超过该或每个roc在水平面上的延伸，优选地在x或y中的至少一个维度，优选地在两个维度上，即x和y。这使得有足够的空间用于输出布线连接读出芯片的输出触点和基板的输出触点，输出布线优选地具有一个或多个在第三维度上延伸并穿过基板且位于roc旁边的过孔。

20、包括嵌入在基板中的一个或多个roc的模块代表了一种新的3d封装方案。在模块具有矩形占据面积的情况下，可以制造四边可对接的x射线或电子探测器模块。一个模块可以与额外的、优选是相同的模块组装成辐射探测器。为了便于组装，优选地基板在x和y两个维度上的延伸等于或小于传感器片在相同两个维度上的延伸。因此，由传感器片和基板形成堆叠。在基板具有矩形或正方形底面的情况下，所得的模块具有长方体或立方体形状，并且可以彼此并排布置在公共基板上。换句话说，基板中的 roc组和重分布层（rdl）电路被传感器片遮蔽，从而产生无间隙模块，并且在将多个模块例如以网格形式彼此并排布置的情况下，产生大面积无间隙探测器，例如平板探测器。

21、因此，根据本发明的另一个方面，提供了一种辐射探测器，包括基板和布置在该基板上的根据前述任一项权利要求中所述的辐射探测器模块。

22、基板中的布线充当重分布层，用于将传感器像素的间距适配为读出芯片的输入触点的较小间距。

23、输出信号将通过布置在基板中roc旁边或roc之间的空间中的过孔，从roc路由到基板底面，即优选模块的底面。特别地，基板的输出触点与roc的输出触点之间的输出布线可以包括布置在基板的底面与roc的顶面之间的一个或多个层中的布线。在基板为pcb的情况下，这些层可以代表多层pcb的金属层。虽然在本文中称为输出信号、触点和布线，但这些术语不应限于用于离开模块的信号及相关触点和布线。同样地，这些触点和布线可用于将来自外界的信号（例如电源或控制信号）路由到roc。因此，并且在附图详细描述中所实现的，输出触点也被称为i/o触点。

24、所提出的概念具有成本效益，由于可以使用可扩展的基板技术。因此，制造得以简化，并且具有较少的环境限制。

25、这种封装的另一个优点是它仅需要一个倒装芯片步骤，即将传感器片附接到基板上时。

26、另一个优点是，本模块允许在不同的产品中使用单一的asic设计，例如不同像素间距的传感器。在ct市场中，传感器像素间距通常由客户指定。

27、在嵌入式实施例中，优选地，基板的一组输入触点布置在其顶部表面，并且读出芯片的一组输入触点和一个或多个输出触点也布置在其顶部表面，使得输入布线布置在基板的顶部表面和读出芯片的顶部表面之间的一个或多个层中。在基板是pcb的情况下，这些层可以表示多层pcb的金属层。因此，覆盖roc顶部表面的基板部分充当重分布层（rdl）。因此，rdl被集成在包括嵌入式roc的基板中，并将roc像素间距适配为传感器像素间距。换句话说，连接基板的输入触点和roc的输入触点的输入布线包括过孔部分，即在基板中垂直/沿第三维度延伸的部分。

28、在多个传感器像素和相应的roc像素的情况下，和/或在roc像素的间距明显小于传感器像素的间距的情况下，优选地在模块中引入另一个，即第二重分布层。因此，传感器像素的间距矩阵通过两个不同的重分布层转换到roc的输入触点的间距矩阵，其中一个是如上所述集成到基板中的rdl。在这些实施例中，基板的输入触点的间距不再与传感器像素的间距匹配，而是更小。

29、另一个可以实现为与传感器片平行布置的中介层的形式，特别是布置在传感器片和基板之间。中介层被理解为水平延伸穿过传感器片延伸范围的元件。在模块包括多个传感器片的情况下，优选提供单一、连续的中介层，传感器片安装于其上。中介层包括在其顶部表面的输入触点，该顶部表面面向传感器片的底部表面。中介层的输入触点的间距与传感器像素的间距匹配。因此，优选中介层的输入触点通过互连装置（例如焊球或上文所列的任一种替代方案）以 1：1 的关系与传感器像素电连接。中介层还包括布置在其底部表面的一组输出触点。输出触点的数量优选与其输入触点的数量匹配，从而也与传感器像素的数量匹配。中介层的输出触点的间距优选小于中介层的输入触点的间距，因此也小于传感器像素的间距。中介层内部设有包括垂直部分的布线，用于将每个输入触点与对应的输出触点电连接。

30、中介层的输出触点的间距优选等于基板的输入触点的间距，但大于读出芯片的输入触点的间距。中介层的输出触点通过互连装置以1：1的比例与基板的输入触点电连接，并经由基板的输入布线连接至roc的输入触点。

31、在第二重分布层的另一个实施例中，另一个重分布层实现在传感器片中。传感器片优选地包括覆盖一组像素的单片集成布线层。该布线层在其面向基板的底部表面上包括一组输出触点，以及将其输出触点电连接至传感器像素的布线。该布线层的输出触点的间距优选地小于传感器像素的间距，使得该布线层充当另一个重分布层。该布线层的输出触点的间距优选地等于基板的输入触点的间距，使得该布线层的输出触点通过互连装置（例如焊球或上文所列的任一种其他替代方案）与基板的输入触点电连接。

32、在包括嵌入在基板中的读出芯片的另一个实施例中，辐射探测器模块包括单个基板、m个传感器片（m>1）以及嵌入在基板中的n个读出芯片（n>1）。优选以下组合：

33、- m=2 且 n=2

34、- m=2 且 n=4

35、- m=2 且 n=8

36、- m=4 且 n=4

37、- m=4 且 n=8

38、- m=4 且 n=16。

39、优选地，每个读出芯片仅电连接至所分配的一个传感器片。每个读出芯片的输入触点的间距小于其所分配的传感器片的传感器像素的间距。优选地，基板中的输出布线包括一个或多个过孔，这些过孔在第三维度上延伸并穿过所述基板且位于所述读出芯片旁边。在一个实施例中，属于两个相邻读出芯片的输出布线的过孔在相邻读出芯片之间延伸。

40、根据本发明的另一实施例，roc并非至少完全嵌入基板中，基板充当中介层，并布置在一侧的一个或多个传感器片与另一侧的一个或多个读出芯片之间。因此，基板夹在传感器片和读出芯片之间。在这种布置中，优选地，读出芯片键合到基板的底部表面，例如通过诸如焊球或上文所列的替代方案的互连装置。在一个实施例中，可以在基板和roc之间施加底部填充物。底部填充化合物在封装中被广泛使用，因为它们提供机械稳定性、减轻机械应力的影响并防止潮湿。优选地，在将两个组件彼此电互连之后，底部填充流体被分配到基板和roc之间，然后进行固化。

41、优选地，基板的输入触点的间距与传感器像素的间距匹配，使得诸如焊球或上文所列任一种替代方案的互连装置提供垂直电连接。基板现在在其底部表面提供附加输出触点，其间距小于其输入触点的间距。附加输出触点的间距与读出电路的输入触点的间距匹配。因此，基板中的布线代表重分布布线。读出芯片的输出触点通过基板在其底部表面路由至基板的输出触点。基板的输出触点优选地通过具有足够大直径（例如50微米

42、所有包括用于将传感器像素与不同间距尺寸的roc像素连接的重分布层的实施例，固有地在重分布层中具有不同长度的导线，并伴有各自的布线电容。此外，这种重分布层的高互连布线密度可能导致相邻rdl导线之间寄生电容的积累。因此，扇出型rdl可能导致读出芯片的每个roc 像素的输入端电容积累。优选地，每个roc像素包括用于预放大目的的放大器级。每个roc像素输入端积累的电容可能会影响导线传输的信号，从而影响相应放大器级输出端的脉冲长度。此外，在roc像素矩阵上积累电容的分布可能不均匀，从而对每个roc像素的模拟放大性能产生不同的影响。

43、因此，每个roc像素的放大器级输出可能会受到扇出型rdl积累电容（ci）的影响，该电容表示至少来自基板的输入触点和roc的输入触点之间的输入布线的电容，通常会导致信号脉冲形状变长。在高x射线或电子通量下工作期间，脉冲信号计数率可能会增加，并导致脉冲重叠事件（也称为堆积事件）发生概率的增加。在脉冲重叠事件中，后续脉冲在前一个脉冲完全下降到给定水平之前上升。这可能导致光子或电子计数损失。考虑到辐射探测器模块的本实施例中的rdl，可能出现的较长脉冲信号会增加堆积事件的风险，即使在较低通量下。

44、在解决电容变化问题的优选实施例中，读出芯片的输入触点按组排列，其中，组内输入触点之间的间距小于相邻组输入触点之间的距离。这样的组可以包括2×2、3×3、4×4、5×5 或 g×h个输入触点，其中g>1且 h>1。优选地，组内的输入触点以网格形式排列。因此，例如基板的重分布层中的布线长度平均减少。

45、传感器像素可以以网格形式布置，在传感器片上具有一致的间距。

46、在不同的实施例中，传感器像素也可以按组排列。这样做的原因可以是为了减少在计算机断层扫描（ct）的情况下散射（例如康普顿或程度较轻的瑞利）辐射对ct扫描期间图像质量的影响。因此，传感器像素组之间的间隙用于网格，也称为抗散射网格（asg）。网格包括吸收材料构成的条纹图案。抗散射网格优选放置在传感器片的顶部，即传感器片和x射线源之间。因此，传感器像素的布局优选被设计为与asg匹配。网格选择性地吸收散射辐射并允许初级x射线到达探测器。

47、因此，在该实施例中，组内传感器像素的间距优选地小于相邻组的传感器像素之间的距离。这样的组可以包括2×2、3×3、4×4、5×5 或 g×h个输入触点，其中g>1且 h>1。优选地，传感器像素的组大小和组布局与roc输入触点的组大小和布局相匹配。优选地，将每组传感器像素分配给基板和读出芯片的对应组输入触点，使得该组的像素仅连接至相应组的输入触点。

48、在本发明的其他实施例中，由输入布线引起的电容变化是针对每个roc像素单独处理的，例如，参数可以对于每个roc像素采用不同的值，例如，取决于重分布层的布线长度。

49、优选地，每个读出电路电连接至所分配的一个输入触点，并配置为处理通过该输入触点从所分配的传感器像素接收的信号。每个读出电路优选地包括比较器（也称为鉴别器），配置为将接收到的信号与阈值进行比较，并在信号超过阈值的持续时间内输出脉冲。优选地，每个读出电路包括脉冲评估单元（也称为重触发单元），配置为评估从比较器接收到的脉冲并生成定义的长度的x个脉冲和/或对每个接收到的脉冲计数x个事件，其中，如果接收到的脉冲的长度δtp小于定义的长度δtd，则x = 1，否则x = δtp/δtd的整数函数。定义的长度δtd也称为重触发时间，因为每次脉冲长度δtp超过定义的长度δtd时，都会触发一个新的计数脉冲。

50、此外，每个读出电路优选地包括放大器级，配置为放大在相应输入触点处接收的信号。放大器级的输出电连接至比较器的输入，用于将放大后的信号与阈值进行比较，该阈值优选地由阈值发生器产生。比较器的输出优选地电连接至脉冲评估单元的输入。

51、为了通过信号电路处理变化的输入电容，在一个实施例中，在roc中应用至少两个不同的阈值，即至少两个roc像素实施不同的阈值。在另一个实施例中，建议在不同的读出电路中应用至少两个不同的重触发时间，即至少两个roc像素实施不同的重触发时间。不同的阈值和不同的重触发时间也可以组合。可以为每个读出电路单独设置或调整阈值和/或重触发时间。阈值和重触发时间中的每一个都可以在定义的范围内选择/调整。

52、在一个实施例中，阈值和/或重触发时间的设置优选取决于主要来自输入布线的输入电容。优选地，对分配的roc像素的寄生/输入电容越高，则阈值设置得越低和/或重触发时间设置得越长。反过来，寄生/输入电容越低，则阈值设置得越高和/或重触发时间设置得越短。换句话说：低电容场景下设置的阈值超过高电容场景下设置的阈值。高电容场景下设置的重触发时间超过低电容场景下设置的阈值。在另一个实施例中，在校准过程中评估各个roc像素的阈值和/或重触发时间。在校准过程的第一步中，将已知电荷量的脉冲注入传感器，例如通过将传感器暴露于已知能量的x射线下。x 射线可能源自具有已知发射线的荧光样品，例如通过激发的k线或l线。通过扫描阈值电压，记录s曲线。其拐点对应于注入电荷量的电荷量。对不同的注入电荷量（例如不同的荧光样品）重复此操作。在第二步中，将阈值固定为注入电荷量的10%、40%、50%直至90%，并扫描重触发时间。得到的计数与重触发时间曲线具有相似的（多个）s 曲线形状，具有对应于1、2、3、4等计数的不同平台，以及其间的多个拐点。最短重触发时间的拐点然后对应于给定阈值的信号平均长度。因此，无需知道精确的单个输入电容即可确定不同阈值的脉冲长度。在另一个实施例中，上述校准算法的第二部分应用于已知的电荷分布，例如，通过将传感器暴露于来自具有宽x射线谱的源的x射线。该谱可以由x射线管产生，并且校准可以应用于不同的管高压设置，例如10kvp、40kvp、80kvp、120kvp、160kvp直至500kvp。

53、因此，对于可变的重触发时间，通过像素修调的重触发时间，即使在高通量下也可以实现roc像素的一致响应。来自连接至长rdl路径的roc像素的重叠较长脉冲信号优选不使用与来自短rdl路径的脉冲信号相同的重触发时间进行处理。优选针对每个单独的像素调整（修调）重触发时间，以获得准确的计数率校正。

54、在本发明的更通用的实施例中，提供了一种辐射检测模块，其将不同间距的传感器像素和读出芯片的输入触点之间的重新分布布线集成到集成在传感器片中的一个或多个基板、中介层或布线层中。

55、重分布布线可能会在不同像素的导线之间产生不同的电容，这可能会影响有效增益，并且可能因像素而异。优选地，提供用于补偿读出芯片的输入触点处信号变化的装置，该信号变化是由来自输入触点和传感器像素之间的重分布布线的电容引起的。

56、这些装置优选地实现探测器模块的所有像素在能量分辨率响应、计数率响应和增益响应方面提供一致的响应。

57、在一个实施例中，补偿装置包括在每个像素的读出电路中使用重触发单元的电路，从而除其他优点之外，还实现了比不使用此类重触发单元时更高的最大事件检测率。此外，为了抵消像素之间计数率曲线的进一步差异，可以针对每个像素单独调整或修调此类重触发单元的重触发时间。附加地或替代地，可以针对每个像素单独调整或修调读出电路的比较器中的阈值。

58、在制造嵌入一个或多个读出芯片的基板方面，roc 优选地在制造基板过程中嵌入到基板中。然后，在基板的顶部（rdl-ts =重分布层顶部表面=输入布线）和底部（rdl-bs =重分布层底部表面=输出布线）制造接触过孔。前者将读出芯片的嵌入式输入触点与基板顶部表面连接起来。所得基板输入触点的触点矩阵间距与传感器片的触点矩阵间距相匹配。在这个概念中，roc不需要tsv（硅过孔），来自读出芯片的输出触点的信号通过嵌入基板（rdl-bs）中制造的金属过孔（例如，基板工业中的cu）路由到基板背面。为了在模块中为此类过孔分配空间，分配给传感器片的一个或多个读出芯片的x和/或y尺寸优选小于传感器片的尺寸。roc像素呈扇出状，以匹配传感器像素矩阵的尺寸。

59、然后将基板-roc布置键合至像素化传感器片（即在其底部表面设有像素的传感器片）。键合优选通过例如将低温焊膏丝网印刷到基板上或使用柱形凸点键合，或使用各向异性导电胶，然后进行倒装芯片和回流/固化工艺步骤来完成。

60、优选地，辐射探测器模块用于计算机断层扫描系统中。