一种接口模块发送端以及信号调节方法与流程

本公开涉及串行通信，并且更具体地，涉及串行通信技术中一种接口模块发送端以及信号调节方法。

背景技术：

1、在高速串行通信系统中，接口模块发送端（transmitter，tx）用于将并行数据串行化后通过差分信号传输至接收端（receiver，rx）。在一些需要输出同步时钟的视频传输协议中（如lvds、minilvds、hdmi等），参照图1所示，数据信号通过数据通道传输，同步时钟信号通过时钟通道传输，接收端利用该时钟信号对数据进行采样恢复。发送端连接接收端，为节省芯片引脚资源，通常一组或多组数据通道共用一个发送端通道来传输时钟信号，接收端则通过一个或多个通道接收该时钟信号，以实现数据与同步时钟的并行传输。发送端输出的数据信号与同步时钟信号之间的时序偏移（skew）通常需要控制在几十至几百皮秒，传输速率越高，对skew的要求越严格。

2、因此，亟需一种降低通道间时序偏移的接口模块发送端。

技术实现思路

1、鉴于上述问题，本公开提供了一种克服上述问题或者至少部分地解决上述问题的一种接口模块发送端以及信号调节方法，技术方案如下：

2、第一方面，本公开提供了一种接口模块发送端，包括驱动器，所述驱动器包括：

3、信号输入端，用于接收输入信号；

4、差分信号输出端，用于输出差分信号；

5、主驱动单元，连接于所述信号输入端与所述差分信号输出端之间，用于接收所述输入信号并产生主输出信号；

6、子驱动单元，连接于所述信号输入端与所述差分信号输出端之间，用于接收同一输入信号并产生子输出信号；

7、延迟调节模块，连接于所述信号输入端与所述主驱动单元和/或所述子驱动单元之间，用于调节所述子输出信号相对于所述主输出信号的延迟时间；

8、所述差分信号为所述主输出信号与所述子输出信号的线性叠加；所述差分信号的时域波形参数配置为通过调节所述主驱动单元与所述子驱动单元输出信号的幅度关系和/或时间关系进行调节。

9、第二方面，基于同一发明构思，本公开还提供了一种接口模块发送端的信号调节方法，包括：

10、信号输入端接收输入信号；

11、向主驱动单元提供输入信号，以使所述主驱动单元在差分信号输出端产生主输出信号；

12、延迟调节模块对输入信号进行延迟处理；延迟调节模块将延迟处理后的输入信号输出至子驱动单元，以使所述子驱动单元在所述差分信号输出端产生相对于所述主输出信号具有延迟的子输出信号；

13、通过调节所述主驱动单元与所述子驱动单元输出信号的幅度关系和/或时间关系，调节所述差分信号的时域波形参数；

14、线性叠加所述主输出信号与所述子输出信号生成所述差分信号。

15、本公开实施例提供的技术方案与现有技术相比具有如下优点：

16、现有高速串行通信接口模块发送端在时钟通道与数据通道同时工作时，因时钟通道和数据通道的驱动负载不同，导致两路信号存在较大的时序偏移。随着传输速率的提高，对时序偏移的要求愈发严格，传统发送端结构中时钟通道和数据通道的输出摆幅及压摆率无法独立调节，无法有效消除因边沿差异引起的时序偏移。

17、本公开提供的接口模块发送端，通过驱动器采用主驱动单元与子驱动单元双路径并行叠加的结构，使差分信号为主输出信号与子输出信号的线性叠加，并将差分信号的时域波形参数配置为通过调节主驱动单元与子驱动单元输出信号的幅度关系和/或时间关系进行调节，使得时钟通道发送端和数据通道发送端可分别配置各自的驱动参数，通过调节各路通道中主驱动单元与子驱动单元输出信号的幅度关系和/或时间关系，使各路通道输出信号的时域波形参数得以灵活调节。

18、综上所述，本公开的方案无需对接口模块发送端的主电路结构进行大幅改动，仅通过在主驱动单元路径上增设延迟调节模块并采用驱动单元双路径叠加的驱动架构，即可实现各通道压摆率的独立灵活调节，从根源上有效减小因信号边沿差异引入的时序偏移，提升高速串行通信中数据采样的可靠性，同时该架构可集成于现有芯片设计中，成本低、易实现、可扩展性强。

19、上述说明仅是本公开技术方案的概述，为了能够更清楚地了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。

1.一种接口模块发送端，其特征在于，包括驱动器，所述驱动器包括：

2.根据权利要求1所述的接口模块发送端，其特征在于，所述主驱动单元和所述子驱动单元均包括多个并联连接的驱动单元片，所述驱动单元片的使能状态相互独立，

3.根据权利要求2所述的接口模块发送端，其特征在于，

4.根据权利要求1所述的接口模块发送端，其特征在于，所述延迟调节模块包括：

5.根据权利要求4所述的接口模块发送端，其特征在于，

6.根据权利要求1所述的接口模块发送端，其特征在于，所述接口模块发送端还包括共模反馈模块，连接至所述差分信号输出端，用于检测所述差分信号的共模电压并生成反馈信号至所述驱动器，以控制所述驱动器调节所述差分信号的共模电压等于参考电压。

7.根据权利要求1所述的接口模块发送端，其特征在于，所述差分信号输出端用于连接至接收端，所述差分信号输出端包括正差分输出端口和负差分输出端口，

8.根据权利要求1所述的接口模块发送端，其特征在于，所述接口模块发送端包括独立设置的时钟通道发送端和数据通道发送端；

9.根据权利要求8所述的接口模块发送端，其特征在于，所述时域波形参数包括压摆率，通过调节所述时钟通道发送端中所述主驱动单元与所述子驱动单元之间的相对延迟时间和/或驱动单元片开启数目比例；以及调节所述数据通道发送端的所述主驱动单元与所述子驱动单元之间的相对延迟时间和/或驱动单元片开启数目比例，使时钟信号的压摆率与数据信号的压摆率之间的差值位于预设阈值范围内。

10.一种接口模块发送端的信号调节方法，其特征在于，包括：