用于具有双向开关的半导体器件的衬底电压稳定电路、下拉电路和栅极电流控制电路的制作方法

背景技术：

1、在单片器件中具有公共漏极的两个分离的栅极是用于实现双向开关的流行配置。单片器件典型地被实现在公共衬底中，其中两个栅极中均具有其自身的栅极驱动器。公共漏极配置在单片器件的任一端部处具有源极，意味着到衬底的源极连接不是针对双向开关的选项。如果衬底保持浮置并且两个源极中的一个被以高电压偏置，则与相邻栅极结合的那个源极充当扩展漏极并且因此跟从高电位。为了稳定的双向器件操作，在导通状态期间衬底必须保持为尽可能接近接地电位。这可以通过借助于最小电压选择器电路将衬底“短接”到较低的源极电压来实现。然而，git（栅极注入晶体管）gan技术提出了独特的挑战。

2、基于git的gan技术使用非绝缘的欧姆栅极接触（而不是肖特基栅极接触），并且因此由于栅极和沟道之间的等效二极管（在此也被称为栅极二极管）的自箝位性质而非常牢靠地抵抗过电压。然而，具有常规衬底箝位设计的基于git的双向开关与预期的相比更低效并且鲁棒性更差。针对于此的根本原因是高电压增强型hemt（高电子迁移率晶体管）保持在亚阈值或近阈值区。例如，对于0.5v的断开栅极电压vgs,off而言，增强型hemt的栅极保持在大约1v的亚阈值或近阈值电压处，其中在电压阻断状态期间阈值vth为大约1.2v，导致功率损耗和可能的热失控。在不引起栅极二极管导通的情况下偏置git hemt的栅极是有挑战性的。

技术实现思路

1、根据半导体器件的实施例，半导体器件包括：半导体本体，其包括有源区和衬底区；双向开关，其包括第一栅极结构和第二栅极结构，第一栅极结构和第二栅极结构均被配置为控制有源区中的导电沟道的导通状态；第一输入-输出端子和第二输入-输出端子，第一输入-输出端子和第二输入-输出端子均被电连接到导电沟道；衬底电压稳定电路，其包括电连接在第一输入-输出端子和衬底区之间并且具有栅极二极管的第一电流驱动hemt（高电子迁移率晶体管），以及电连接在第二输入-输出端子和衬底区之间并且具有栅极二极管的第二电流驱动hemt；以及栅极电流控制电路，其被配置为针对电连接到处在较高电压的输入-输出端子的电流驱动hemt，将电流驱动hemt的栅极二极管保持在低于栅极二极管的正向电压的电压，同时输入-输出端子保持在较高电压并且转变到较低电压。

2、根据半导体器件的另一实施例，半导体器件包括：半导体本体，其包括有源区和衬底区；双向开关，其包括第一栅极结构和第二栅极结构，第一栅极结构和第二栅极结构均被配置为控制有源区中的导电沟道的导通状态；第一输入-输出端子和第二输入-输出端子，第一输入-输出端子和第二输入-输出端子均被电连接到导电沟道；衬底电压稳定电路，其包括电连接在第一输入-输出端子和衬底区之间并且具有栅极二极管的第一电流驱动hemt（高电子迁移率晶体管），以及电连接在第二输入-输出端子和衬底区之间并且具有栅极二极管的第二电流驱动hemt；第一下拉器件，其被配置为当第二电流驱动hemt的栅极二极管的电压高于第一下拉器件的阈值电压时关断第一电流驱动hemt；以及第二下拉器件，其被配置为当第一电流驱动hemt的栅极二极管的电压高于第二下拉器件的阈值电压时关断第二电流驱动hemt。

3、根据半导体器件的另一实施例，半导体器件包括：端子；电流驱动hemt（高电子迁移率晶体管），其电连接到端子并且具有栅极二极管；以及栅极电流控制电路，其被配置为将电流驱动hemt的栅极二极管保持在低于栅极二极管的正向电压的电压，同时端子保持在较高电压并且转变到较低电压。

4、本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中栅极电流控制电路被配置为针对电连接到处于较低电压的输入-输出端子的电流驱动hemt，将电流驱动hemt的栅极二极管保持在高于栅极二极管的正向电压的电压，同时另一个输入-输出端子保持在较高电压并且转变到较低电压。

3.根据权利要求1所述的半导体器件，其中栅极电流控制电路包括：

4.根据权利要求3所述的半导体器件，其中第一栅极偏置器件包括第三电流驱动hemt，第三电流驱动hemt具有均被电连接到衬底区的源极和漏极，以及被电连接到第一增强型hemt的栅极和被配置为限制第一增强型hemt的栅极电流的器件这两者的栅极二极管，并且其中第二栅极偏置器件包括第四电流驱动hemt，第四电流驱动hemt具有均被电连接到衬底区的源极和漏极，以及被电连接到第二增强型hemt的栅极和被配置为限制第二增强型hemt的栅极电流的器件这两者的栅极二极管。

5.根据权利要求4所述的半导体器件，其中第三电流驱动hemt的栅极二极管的正向电压与第一电流驱动hemt的栅极二极管的正向电压匹配，并且其中第四电流驱动hemt的栅极二极管的正向电压与第二电流驱动hemt的栅极二极管的正向电压匹配。

6.根据权利要求3所述的半导体器件，其中第一栅极偏置器件包括串联电连接在第一增强型hemt的栅极和衬底区之间的第一多个栅控二极管，并且其中第二栅极偏置器件包括串联电连接在第二增强型hemt的栅极和衬底区之间的第二多个栅控二极管。

7.根据权利要求6所述的半导体器件，其中第一多个栅控二极管的正向电压与第一电流驱动hemt的栅极二极管的正向电压匹配，并且其中第二多个栅控二极管的正向电压与第二电流驱动hemt的栅极二极管的正向电压匹配。

8.根据权利要求3所述的半导体器件，其中第一栅极偏置器件包括电连接在第一增强型hemt的栅极和衬底区之间的第一pn二极管，并且其中第二栅极偏置器件包括电连接在第二增强型hemt的栅极和衬底区之间的第二pn二极管。

9.根据权利要求8所述的半导体器件，其中第一pn二极管的正向电压与第一电流驱动hemt的栅极二极管的正向电压匹配，并且其中第二pn二极管的正向电压与第二电流驱动hemt的栅极二极管的正向电压匹配。

10.根据权利要求3所述的半导体器件，其中栅极电流控制电路还包括：

11.根据权利要求3所述的半导体器件，其中栅极电流控制电路还包括：

12.根据权利要求11所述的半导体器件，其中栅极电流控制电路还包括：

13.根据权利要求12所述的半导体器件，其中第一电阻器具有比第二电阻器的电阻和第三电阻器的电阻大至少一个数量级的电阻。

14.根据权利要求1所述的半导体器件，还包括：

15.根据权利要求14所述的半导体器件，其中第一下拉器件包括第三电流驱动hemt，第三电流驱动hemt具有电连接到第一电流驱动hemt的栅极二极管的漏极、电连接到衬底区的源极和电连接到第二电流驱动hemt的栅极二极管的栅极二极管，并且其中第二下拉器件包括第四电流驱动hemt，第四电流驱动hemt具有电连接到第二电流驱动hemt的栅极二极管的漏极、电连接到衬底区的源极和电连接到第一电流驱动hemt的栅极二极管的栅极二极管。

16.一种半导体器件，包括：

17.根据权利要求16所述的半导体器件，其中第一下拉器件包括第三电流驱动hemt，第三电流驱动hemt具有电连接到第一电流驱动hemt的栅极二极管的漏极、电连接到衬底区的源极和电连接到第二电流驱动hemt的栅极二极管的栅极二极管，并且其中第二下拉器件包括第四电流驱动hemt，第四电流驱动hemt具有电连接到第二电流驱动hemt的栅极二极管的漏极、电连接到衬底区的源极和电连接到第一电流驱动hemt的栅极二极管的栅极二极管。

18.一种半导体器件，包括：

19.根据权利要求18所述的半导体器件，其中栅极电流控制电路包括：

20.根据权利要求19所述的半导体器件，其中栅极偏置器件包括附加的电流驱动hemt，附加的电流驱动hemt具有均被电连接到衬底区的源极和漏极，以及被电连接到增强型hemt的栅极和被配置为限制第一增强型hemt的栅极电流的器件这两者的栅极二极管，并且其中附加的电流驱动hemt的栅极二极管的正向电压与电流驱动hemt的栅极二极管的正向电压匹配。