薄膜晶体管及其制备方法、显示面板、显示装置与流程

本技术涉及显示，特别涉及一种薄膜晶体管及其制备方法、显示面板、显示装置。

背景技术：

1、薄膜晶体管（thin film transistor，tft）是显示装置中，设置在衬底基板上用于驱动像素发光的器件。

2、相关技术中，tft一般包括依次设置在衬底基板上的半导体层、栅绝缘层、栅极层以及与该有源层连接的源漏极层。其中，半导体层中与栅极层重叠的部分即为tft的沟道。为了保证显示装置的显示画质和流畅性，通常需要使得显示装置具有高的刷新率。通常情况下，tft的开态电流的大小与显示装置的刷新率正相关，因此为了实现显示装置的高刷新率，需要提高tft的开态电流的大小。

3、但是，相关技术中的tft的栅极层对半导体层的控制能力较差，tft的综合性能较差，显示装置的显示效果较差。

技术实现思路

1、本技术提供了一种薄膜晶体管及其制备方法、显示面板、显示装置，可以解决相关技术中显示装置的显示效果较差的问题。所述技术方案如下：

2、一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：

3、位于衬底基板上且沿远离所述衬底基板的一侧依次层叠的缓冲层，半导体层，第一绝缘层，栅极层，第二绝缘层以及源漏极层；

4、其中，所述半导体层包括沿第一方向排布且连接的第一部分，第二部分和第三部分，所述第二部分在所述衬底基板上的正投影和所述栅极层在所述衬底基板上的正投影交叠，所述第二部分包括沿第一方向延伸且沿第二方向排布的多个第一半导体条，所述第一方向和所述第二方向垂直；

5、所述源漏极层包括源极和漏极，所述源极和所述第一部分电连接，所述漏极和所述第三部分电连接。

6、可选的，所述栅极层在所述第二方向上的宽度，大于所述多个第一半导体条中在所述第二方向上距离最远的两个第一半导体条相对远离的两侧在所述第二方向上的距离；所述栅极层在所述第二方向上覆盖所述多个第一半导体条。

7、可选的，所述多个第一半导体条间隔设置；

8、所述第一部分和所述第二部分的多个第一半导体条的一端连接，所述第三部分和所述第二部分的多个第一半导体条的另一端连接。

9、可选的，所述第一部分包括沿第一方向延伸且沿第二方向排布的多个第二半导体条，所述多个第二半导体条和所述多个第一半导体条一一对应连接；

10、所述第三部分包括沿第一方向延伸且沿第二方向排布的多个第三半导体条，所述多个第三半导体条和所述多个第一半导体条一一对应连接。

11、可选的，所述源极和所述多个第二半导体条中的每个所述第二半导体条电连接，所述漏极和所述多个第三半导体条中的每个所述第三半导体条电连接。

12、可选的，所述第二半导体条和对应的一条所述第一半导体条连接，所述第三半导体条和对应的一条所述第一半导体条连接；

13、所述源极和每个所述第二半导体条远离所述第一半导体条的一端电连接，所述漏极和每个所述第三半导体条远离所述第一半导体条的一端电连接。

14、可选的，所述第二绝缘层和所述第一绝缘层包括第一过孔以及第二过孔；

15、所述第一过孔露出每个所述第二半导体条远离所述第一半导体条的一端，所述第二过孔露出每个所述第三半导体条远离所述第一半导体条的一端；

16、所述源极覆盖所述第一过孔，所述源极和所述第一过孔露出的每个所述第二半导体条远离所述第一半导体条的一端电连接；所述漏极覆盖所述第二过孔，所述漏极和所述第二过孔露出的每个所述第三半导体条远离所述第一半导体条的一端电连接。

17、可选的，所述第二半导体条远离所述第一半导体条的一端和所述第一过孔靠近所述第二部分的一侧之间的距离，小于所述第二半导体条远离所述第一半导体条的一端和所述第一过孔远离所述第二部分的一侧之间的距离；

18、所述第三半导体条远离所述第一半导体条的一端和所述第二过孔靠近所述第二部分的一侧之间的距离，小于所述第三半导体条远离所述第一半导体条的一端和所述第二过孔远离所述第二部分的一侧之间的距离。

19、可选的，所述缓冲层包括第一目标部分和第二目标部分；

20、所述第一过孔露出所述第一目标部分，所述第一目标部分在所述衬底基板上的正投影位于所述第二半导体条远离所述第一半导体条的一端和所述第一过孔远离所述第二部分的一侧之间；所述第二过孔露出所述第二目标部分，所述第二目标部分在所述衬底基板上的正投影位于所述第三半导体条所述第一半导体条的一端和所述第二过孔远离所述第二部分的一侧之间；

21、所述第一目标部分远离所述衬底基板的一侧包括沿第一方向延伸且沿第二方向排布的多个第一凸出条；所述多个第一凸出条和所述多个第二半导体条一一对应设置，所述第一凸出条和对应的所述第二半导体条沿所述第一方向共线设置；

22、所述第二目标部分远离所述衬底基板的一侧包括沿第一方向延伸且沿第二方向排布的多个第二凸出条；所述多个第二凸出条和所述多个第三半导体条一一对应设置，所述第二凸出条和对应的所述第三半导体条沿所述第一方向共线设置。

23、可选的，所述源极和所述第一部分远离所述衬底基板的一侧电连接，所述漏极和所述第三部分远离所述衬底基板的一侧电连接。

24、可选的，所述第二绝缘层和所述第一绝缘层包括第一过孔以及第二过孔；

25、所述第一过孔露出所述第一部分远离所述衬底基板的一面的一部分，所述第二过孔露出所述第三部分远离所述衬底基板的一面的一部分；

26、所述源极覆盖所述第一过孔，所述源极和所述第一过孔露出的所述第一部分电连接；所述漏极覆盖所述第二过孔，所述漏极和所述第二过孔露出的所述第二部分电连接。

27、另一方面，提供了一种薄膜晶体管的制备方法，所述方法用于制备如上述方面所述的薄膜晶体管；所述方法包括：

28、在衬底基板上形成缓冲层和半导体薄膜；

29、在所述半导体薄膜远离所述衬底基板的一侧形成纳米压印胶；

30、对所述半导体薄膜进行刻蚀处理并去除所述纳米压印胶，得到初始半导体层；

31、对所述初始半导体层进行图案化处理得到半导体层；

32、形成第一绝缘层，栅极层，第二绝缘层和源漏极层；

33、其中，所述半导体层包括沿第一方向排布的第一部分，第二部分和第三部分，所述第二部分在所述衬底基板上的正投影和所述栅极层在所述衬底基板上的正投影交叠，所述第二部分包括包括沿第一方向延伸且沿第二方向排布的多个第一半导体条；所述源漏极层包括源极和漏极，所述源极和所述第一部分电连接，所述漏极和所述第三部分电连接。

34、又一方面，提供了一种显示面板，所述显示面板包括：

35、衬底基板；

36、驱动器件层，所述驱动器件层包括多个像素电路，所述像素电路包括多个薄膜晶体管以及至少一个存储电容，所述像素电路包括的多个薄膜晶体管中的至少一个薄膜晶体管为上述方面所述的薄膜晶体管；

37、以及发光器件层，所述发光器件层包括和所述多个像素电路对应的多个发光单元，所述像素电路为对应的所述发光单元提供驱动信号。

38、可选的，所述驱动器件层包括远离衬底基板设置的第一子驱动层和第二子驱动层；

39、所述像素电路包括的其中一部分薄膜晶体管位于所述第一子驱动层，另一部分薄膜晶体管位于所述第二子驱动层；

40、其中，位于所述第一子驱动层的一部分薄膜晶体管均为上述方面所述的薄膜晶体管，位于所述第二子驱动层的另一部分薄膜晶体管为低温多晶硅薄膜晶体管或氧化物薄膜晶体管。

41、可选的，所述像素电路包括的多个薄膜晶体管的半导体层同层设置；

42、所述像素电路包括的多个薄膜晶体管中的每个薄膜晶体管均为上述方面所述的薄膜晶体管；或者，所述像素电路包括的多个薄膜晶体管中其中一部分薄膜晶体管为上述方面所述的薄膜晶体管。

43、可选的，所述发光单元为液晶发光单元，或者，发光单元为有机发光单元。

44、再一方面，提供了一种显示装置，所述显示装置包括：供电组件以及如上述方面所述的显示面板；

45、其中，所述供电组件和所述显示面板连接，所述供电组件用于为所述显示面板供电。

46、本技术提供的技术方案带来的有益效果至少包括：

47、本技术提供了一种薄膜晶体管及其制备方法、显示面板、显示装置，薄膜晶体管包括依次层叠的缓冲层，半导体层，第一绝缘层，栅极层，第二绝缘层以及源漏极层。半导体层和栅极层的正投影交叠的第二部分包括多个第一半导体条。由此在单位投影面积下，栅极层和第二部分构成的沟道区的宽度可以获得一定增益，从而使得薄膜晶体管的综合性能得到提升。并且，栅极层对沟道区的控制能力提升，可以显著增大薄膜晶体管的开态电流，提升薄膜晶体管的输出能力，使得薄膜晶体管的饱和点前移，降低显示面板中驱动器件层的功耗，提高显示装置的显示效果。