一种锁相环锁定时间的快速建立方法及锁相环电路与流程

摘要: 本发明涉及锁相环控制,尤其涉及一种锁相环锁定时间的快速建立方法及锁相环电路。背景技术:1、锁定时间是频率源最重要的指标之一,其优劣直接影响系统的性能、效率、可靠...
一种锁相环锁定时间的快速建立方法及锁相环电路与流程

本发明涉及锁相环控制,尤其涉及一种锁相环锁定时间的快速建立方法及锁相环电路。

背景技术:

1、锁定时间是频率源最重要的指标之一,其优劣直接影响系统的性能、效率、可靠性和通信质量,几乎所有跳频频率源均对锁定时间提出明确要求。频率源的锁定时间越短越好,然而在实际工程中,锁定时间的优化往往需要权衡相位噪声、杂散抑制、功耗、体积、成本等诸多指标。对于单锁相环架构的频率源进行锁定时间加速,虽然单锁相环频率源的锁定时间无法与乒乓式频率源、直接合成频率源等架构相比,但其在低成本、低功耗、小体积等方面具有显著优势。

2、为缩短锁定时间,现有解决方案主要分为两类:一是增加预制电压等辅助硬件以加速频率牵引;二是优化环路参数,如增大环路带宽或提高鉴相频率。然而,前者会额外增加芯片面积、功耗与系统调试复杂度,并易引入杂散干扰;后者则受限于“速度-性能”的刚性权衡,即增大带宽会削弱对近端杂散的抑制能力,提高鉴相频率则会固化频率步进,牺牲跳频分辨率。由此可见,现有技术均难以规避硬件开销或性能降级,亟需一种在不恶化频谱纯度与不增加硬件成本的前提下,进一步缩短锁相环锁定时间的全新解决方案。

技术实现思路

1、本发明提供一种锁相环锁定时间的快速建立方法及锁相环电路,以解决上述现有技术在缩短锁定时间时难以兼顾硬件成本、频谱纯度与跳频灵活性的技术问题。

2、第一方面,本发明提供一种锁相环锁定时间的快速建立方法,包括:

3、获取目标锁相频率;

4、响应于所述目标锁相频率偏离预设锁相调整频率,将输入压控振荡器的调谐电压设定为电荷泵的输出电压边界值;

5、当所述调谐电压为所述输出电压边界值时,增大所述电荷泵的工作电流,以缩短所述锁定时间。

6、于本发明一实施例中,所述输出电压边界值包括零和电源电压,响应于所述目标锁相频率偏离预设锁相调整频率,将输入压控振荡器的调谐电压设定为电荷泵的输出电压边界值,包括:当所述目标锁相频率小于所述预设锁相调整频率时,控制所述电荷泵开启放电模式,以使所述调谐电压调整为零;当所述目标锁相频率大于所述预设锁相调整频率时,控制所述电荷泵开启充电模式,以使所述调谐电压调整为所述电荷泵的电源电压。

7、于本发明一实施例中,当所述调谐电压为所述输出电压边界值时,增大所述电荷泵的工作电流,包括:若所述调谐电压为零或所述电源电压,关闭所述电荷泵的充电模式或放电模式,将所述工作电流设置为可配置电流范围的上限值。

8、于本发明一实施例中,所述建立方法,还包括:在所述锁相环锁定后,将所述工作电流恢复至初始设定值。

9、第二方面,本发明还提供一种锁相环电路,包括:

10、鉴相器,用于将包括目标锁相频率的输入信号与反馈信号进行相位比较,并根据相位差生成脉冲控制信号;

11、电荷泵,用于根据所述脉冲控制信号输出充电电流或放电电流,工作电流包括所述充电电流和所述放电电流;

12、环路滤波器,用于对所述工作电流进行滤波平滑及积分转换,得到调谐电压;

13、压控振荡器,用于根据所述调谐电压的幅值产生振荡信号;

14、功分器,用于将所述振荡信号分配为至少两路信号输出,其中一路作为锁相环的输出信号,另一路为所述反馈信号,反馈至所述鉴相器的反馈输入端,以构成闭环锁相;

15、控制模块,用于响应于所述目标锁相频率偏离预设锁相调整频率,将所述调谐电压设定为所述电荷泵的输出电压边界值,以及当所述调谐电压为所述输出电压边界值时,增大所述工作电流。

16、于本发明一实施例中,所述电荷泵包括第一pmos管、第一nmos管及电流调节单元,所述电流调节单元在所述调谐电压为所述输出电压边界值时,增大所述工作电流;所述第一pmos管的源极接电源电压,所述第一pmos管的漏极接所述第一nmos管的漏极,所述第一nmos管的源极接地,所述第一pmos管的栅极和所述第一nmos管的栅极接所述脉冲控制信号,所述第一pmos管的漏极为所述电荷泵的输出端。

17、于本发明一实施例中,所述电流调节单元包括n个第二pmos管、n个第三pmos管、第四pmos管、第五pmos管、n个第二nmos管、n个第三nmos管、第四nmos管、第五nmos管及运算放大器,n个所述第二pmos管的源极接所述电源电压,第i个所述第二pmos管的漏极接第i个所述第三pmos管的源极,n个所述第三pmos管的漏极均接所述第五pmos管的源极,所述第五pmos管的源极还接所述第四pmos管的源极,所述第四pmos管的漏极接所述第四nmos管的漏极,所述第四pmos管的漏极还接所述运算放大器的同相输入端,所述运算放大器的反相输入端接所述运算放大器的输出端,所述运算放大器的输出端接所述第五nmos管的漏极,所述第五pmos管的漏极接所述第五nmos管的漏极,所述第五nmos管的源极接所述第四nmos管的源极,n个所述第二nmos管的漏极均接所述第五nmos管的源极,第i个所述第二nmos管的源极接所述第i个所述第三pmos管的漏极,n个所述第三nmos管的源极接地,所述运算放大器的同相输入端还接所述电荷泵的输出端,其中,n个所述第二pmos管的栅极均接入第一参考电流,n个所述第三nmos管的栅极均接入第二参考电流,n个所述第三pmos管的栅极接第一控制信号,n个所述第二nmos管的栅极接第二控制信号,所述第四pmos管的栅极和所述第五pmos管的栅极接第三控制信号,所述第四nmos管的栅极和所述第五nmos管的栅极接第四控制信号,i、n均为正整数,1≤i<n。

18、于本发明一实施例中,第i+1个所述第二pmos管的宽长比为第i个所述第二pmos管的宽长比的两倍,第i+1个所述第三pmos管的宽长比为第i个所述第三pmos管的宽长比的两倍;第i+1个所述第二nmos管的宽长比为第i个所述第二nmos管的宽长比的两倍,第i+1个所述第三nmos管的宽长比为第i个所述第三nmos管的宽长比的两倍。

19、本发明的有益效果:本发明提出一种锁相环锁定时间的快速建立方法及锁相环电路,该方法包括:获取目标锁相频率,响应于目标锁相频率偏离预设锁相调整频率,将输入压控振荡器的调谐电压设定为电荷泵的输出电压边界值;当调谐电压为输出电压边界值时,增大电荷泵的工作电流,以缩短锁定时间。本申请提供锁定时间的快速建立方案,基于目标锁相频率偏离预设锁相调整频率的情况,将输入压控振荡器的调谐电压快速拉至接近目标锁相频率的电压值,实现预置电压功能,从而减小锁相过程中的电压调谐跨度,缩短锁定时间;在锁相过程中,通过增大电荷泵的工作电流以拓宽环路带宽,加速环路电容的充放电速度,进一步缩短锁定时间。

1.一种锁相环锁定时间的快速建立方法,其特征在于,包括:

2.根据权利要求1所述的锁相环锁定时间的快速建立方法,其特征在于,所述输出电压边界值包括零和电源电压,响应于所述目标锁相频率偏离预设锁相调整频率,将输入压控振荡器的调谐电压设定为电荷泵的输出电压边界值,包括:

3.根据权利要求2所述的锁相环锁定时间的快速建立方法,其特征在于,当所述调谐电压为所述输出电压边界值时,增大所述电荷泵的工作电流,包括:

4.根据权利要求3所述的锁相环锁定时间的快速建立方法,其特征在于,所述建立方法,还包括:

5.一种锁相环电路,其特征在于,包括:

6.根据权利要求5所述的锁相环电路,其特征在于,所述电荷泵包括第一pmos管、第一nmos管及电流调节单元,所述电流调节单元在所述调谐电压为所述输出电压边界值时,增大所述工作电流;所述第一pmos管的源极接电源电压,所述第一pmos管的漏极接所述第一nmos管的漏极,所述第一nmos管的源极接地,所述第一pmos管的栅极和所述第一nmos管的栅极接所述脉冲控制信号,所述第一pmos管的漏极为所述电荷泵的输出端。

7.根据权利要求6所述的锁相环电路,其特征在于,所述电流调节单元包括n个第二pmos管、n个第三pmos管、第四pmos管、第五pmos管、n个第二nmos管、n个第三nmos管、第四nmos管、第五nmos管及运算放大器,n个所述第二pmos管的源极接所述电源电压,第i个所述第二pmos管的漏极接第i个所述第三pmos管的源极,n个所述第三pmos管的漏极均接所述第五pmos管的源极,所述第五pmos管的源极还接所述第四pmos管的源极,所述第四pmos管的漏极接所述第四nmos管的漏极,所述第四pmos管的漏极还接所述运算放大器的同相输入端,所述运算放大器的反相输入端接所述运算放大器的输出端,所述运算放大器的输出端接所述第五nmos管的漏极,所述第五pmos管的漏极接所述第五nmos管的漏极,所述第五nmos管的源极接所述第四nmos管的源极,n个所述第二nmos管的漏极均接所述第五nmos管的源极,第i个所述第二nmos管的源极接所述第i个所述第三pmos管的漏极,n个所述第三nmos管的源极接地,所述运算放大器的同相输入端还接所述电荷泵的输出端,其中,n个所述第二pmos管的栅极均接入第一参考电流,n个所述第三nmos管的栅极均接入第二参考电流,n个所述第三pmos管的栅极接第一控制信号,n个所述第二nmos管的栅极接第二控制信号,所述第四pmos管的栅极和所述第五pmos管的栅极接第三控制信号,所述第四nmos管的栅极和所述第五nmos管的栅极接第四控制信号,i、n均为正整数,1≤i<n。

8.根据权利要求7所述的锁相环电路,其特征在于,第i+1个所述第二pmos管的宽长比为第i个所述第二pmos管的宽长比的两倍,第i+1个所述第三pmos管的宽长比为第i个所述第三pmos管的宽长比的两倍;第i+1个所述第二nmos管的宽长比为第i个所述第二nmos管的宽长比的两倍,第i+1个所述第三nmos管的宽长比为第i个所述第三nmos管的宽长比的两倍。