一种高速零静态电流的高转低电平移位电路的制作方法

本发明涉及直流-直流转换器，具体说是一种高速零静态电流电平移位电路。

背景技术：

1、在直流-直流转换器中，由于不同开关管所需的开启和关断电压不同，这也就导致了功率管栅极控制信号所处的电压域不同，为实现信号在不同电压域之间电平的传递，需要低转高电平移位器和高转低电平移位器。以降压稳压器为例，高边功率管的电压域为vbst-sw，为浮动电源轨，低边功率管的电压域为vcc-gnd。在将高电压域的信号传递到低电压域时，传统的高转低电平移位器电路如1所示。

2、图1所示的电路为基于差分级联电压开关的高转低电平移位器，其中mp3~mp4和mn1~mn2为高压管，分别用于保护常压管mp1~mp2和mn3~mn4，mp5和mp6用于辅助保护mn3~mn4。由于上拉网络和下拉网络的互补，在待机状态下该电平移位器的功耗接近于零。然而当其工作时，上拉网络和下拉网络存在着严重的竞争关系，很难使得nmos管mn3和nmos管mn4在截止区和线性区之间快速地切换，因此转换速度较慢，尤其是在vbst电压较低的情况更为明显。

技术实现思路

1、本发明要解决的技术问题是提供一种高速零静态电流电平移位电路，该电路的转换速度快。

2、为解决上述问题，提供以下技术方案：

3、本发明的高速零静态电流的高转低电平移位电路包括采集模块、放大模块和输出模块，采集模块与放大模块适配连接，放大模块与输出模块适配连接。所述采集模块由in信号控制，在vbst驱动的下，采集高侧开关节点sw信号，并将sw信号的电平位移至低压域的差分信号，所述放大模块为电流镜电路，其由vcc控制，用于将输入的差分信号放大后发送给输出模块，输出模块用于将放大后的差分信号转换为逻辑电平形成输出信号。其特点是，所述放大模块输入侧下端节点a通过第一泄放电路接地，所述放大模块输出侧下端节点b通过第二泄放电路接地，第一泄放电路在in信号由低电平转变为高电平时导通，第二泄放电路在in信号由高电平转变为低电平时导通。

4、其中，所述节点a与反相器inv1的输出端和反相器inv2的输入端相连，反相器inv1输入端与反相器inv2的输出端所述节点b相连。

5、所述第一泄放电路含有电流镜一，电流镜一的输入侧上端与pmos管mp11的漏极相连，pmos管mp11的源极与pmos管mp9的漏极相连，pmos管mp9的源极与pmos管mp7的漏极相连，pmos管mp7的源极接所述vbst。所述pmos管mp11的栅极接所述sw信号。所述pmos管mp9的栅极接in_dly信号，in_dly信号为所述in信号的通过输入延时信号生成电路形成的延时信号。所述pmos管mp7的栅极接inb信号，inb信号的相位与所述in信号相反。所述电流镜一的输出侧上端与所述节点a相连，电流镜一的输入侧下端和输出侧下端均接地。

6、所述第二泄放电路含有电流镜二，电流镜二的输入侧上端与pmos管mp14的漏极相连，pmos管mp14的源极与pmos管mp10的漏极相连，pmos管mp10的源极与pmos管mp8的漏极相连，pmos管mp8的源极接所述vbst。所述pmos管mp14的栅极接所述sw信号。所述pmos管mp10的栅极接inb_dly信号，inb_dly信号为所述inb信号的通过输入延时信号生成电路形成的延时信号。所述pmos管mp8的栅极接in信号。所述电流镜二的输出侧上端与所述节点b相连，电流镜二的输入侧下端和输出侧下端均接地。

7、所述输出模块含有所述电流镜一的输出侧和所述电流镜二的输出侧。

8、所述输入延时信号生成电路含有反相器inv3、pmos管mp1、pmos管mp2和pmos管mp4。所述pmos管mp1、pmos管mp2和pmos管mp4的源极均与vbst相连；所述pmos管mp1的漏极与电阻r1的一端相连，电阻r1的另一端为节点in_1，节点in_1与电阻r2的一端相连，电阻r2的另一端与mos管mn1的漏极相连，nmos管mn1的源极与所述sw信号相连。所述vbst与电容c1的一端相连，电容c1的另一端与所述节点in_1和电容c2的一端相连，电容c2的另一端与所述sw信号相连。所述pmos管mp2的漏极与pmos管mp3的源极相连，pmos管mp3的漏极与所述节点in_1和nmos管mn3的漏极相连，nmos管mn3的源极与nmos管mn2的漏极相连，nmos管mn2的源极与所述sw信号相连。所述pmos管mp4的漏极与nmos管mn4的漏极相连，nmos管mn4的源极与所述sw信号相连。所述in信号与反相器inv3的输入端相连，反相器inv3的输出端形成inb信号，反相器inv3的输出端分别与pmos管mp1的栅极、pmos管mp2的栅极、nmos管mn1的栅极和nmos管mn2的栅极相连。所述接地in_1分别与pmos管mp4的栅极和nmos管mn4的栅极相连。所述pmos管mp4的漏极分别与pmos管mp3的栅极和nmos管mn3的栅极相连。所述pmos管mp4的漏极与反相器inv4的输入端相连，反相器inv4的输出端形成所述in_dly信号，反相器inv4的输出端与反相器inv5的输入端相连，反相器inv5的输出端形成所述inb_dly信号。

9、所述输出信号与反相器inv6的输入端相连，反相器inv6的输出端与反相器inv7的输入端相连，反相器inv7的输出端形成out信号。

10、所述采集模块含有pmos管mp5、pmos管mp6、pmos管mp12和pmos管mp13。所述pmos管mp5的源极和pmos管mp6源极与所述vbst相连，pmos管mp5的漏极与pmos管mp12的源极相连，mos管mp12的漏极与所述放大模块相连。所述pmos管mp6漏极与pmos管mp13的源极相连，pmos管mp13的漏极与所述放大模块相连。所述pmos管mp5的栅极接所述in信号，所述pmos管mp6的栅极接inb信号，inb信号的相位与in信号相反。所述mos管mp12的栅极和mos管mp13的栅极接sw信号。

11、所述放大模块含有nmos管mn5、nmos管mn6、pmos管mp15和pmos管mp16。所述nmos管mn5的漏极与所述pmos管mp12的漏极相连，所述pmos管mp15的源极与nmos管mn5的栅极相连，所述pmos管mp15的漏极和所述nmos管mn5的源极与均所述节点a相连。所述nmos管mn6的漏极与所述pmos管mp13的漏极相连，所述pmos管mp16的源极与nmos管mn6的栅极相连，所述pmos管mp16的漏极和所述nmos管mn6的源极均与所述节点b相连。所述sw信号分别与所述pmos管mp12的栅极和pmos管mp13的栅极相连。所述vcc分别与pmos管mp15的栅极、pmos管mp16的栅极、nmos管mn5的栅极和nmos管mn6的栅极相连。

12、采取以上方案，具有以下优点：

13、由于本发明的高速零静态电流电平移位电路的放大模块输入侧下端节点a通过第一泄放电路接地，放大模块输出侧下端节点b通过第二泄放电路接地，第一泄放电路在in信号由低电平转变为高电平时导通，第二泄放电路在in信号由高电平转变为低电平时导通。利用两个泄放电路在in信号由高变低或由低变高时，对节点a点或节点b残存的电荷进行泄放，从而可在上拉网络工作时快速切断相应的下拉网络，消除上拉网络和下拉网络之间的竞争关系，使得相应的节点电压快速上升，以实现高速的输出电平转换，不受vbst的影响。