一种前后台融合的TIADC采样时间失配数字校准系统及方法

本发明涉及数模混合集成电路校准设计，具体涉及一种前后台融合的tiadc采样时间失配数字校准系统及方法。

背景技术：

1、模数转换器（analog-to-digital converter，adc）是通信、雷达、测试测量及高速数据采集系统中的关键器件。随着采样速率和转换精度要求不断提高，单通道adc受工艺、模拟带宽、功耗和噪声等因素限制，难以同时满足高速和高精度需求。时间交织模数转换器（time-interleaved analog-to-digital converter，tiadc）通过多个子adc并行交替采样并在数字域合成输出，可有效提高系统等效采样率，因而被广泛应用于高速高精度数据采集系统。

2、但在实际tiadc中，各子通道受制造工艺偏差、器件不匹配、时钟分配误差和环境变化等因素影响，容易产生失调失配、增益失配和采样时间失配等通道失配误差。其中，采样时间失配会使各通道实际采样时刻偏离理想采样时刻，并在输出频谱中产生与输入信号相关的杂散分量，从而降低系统的信噪比和无杂散动态范围，是tiadc校准中的关键问题。数字校准方法通常利用adc输出数字码进行误差信息提取和校正参数更新，不需要直接处理模拟信号，因而更便于在高速tiadc系统中进行工程实现和系统集成。

3、针对采样时间失配，现有数字校准方法主要包括前台校准和后台校准。前台校准方法一般在正常工作前向tiadc输入参数已知的测试信号，并根据tiadc各通道对所述测试信号的采样输出估计通道采样时间失配或生成相应校正参数，具有误差提取速度快、估计条件明确等优点。其中，所述已知测试信号作为采样时间失配估计的校准激励信号，前台校准的对象仍为tiadc各通道的采样时间失配。但该类方法通常需要专门测试阶段，且校准完成后难以持续跟踪由温度、电压和老化等因素引起的慢变采样时间失配。后台校准方法则在正常工作信号输入条件下，根据tiadc各通道数字输出持续提取采样时间失配相关误差信息，并据此更新校正参数，从而实现采样时间失配的长期跟踪。其中，基于自相关误差信息的后台盲校准方法不需要额外引入专用参考信号或参考通道，具有较好的工程适用性。但为保证稳态精度，该类方法通常采用较小迭代步长，导致从零校正码或默认校正码开始时收敛时间较长。例如，公开号为cn105811980b的中国专利中公开了一种基于微分器、高通滤波器和lms算法的tiadc时间误差失配自适应盲校准方法，该方案利用tiadc实际输出估计各通道相对平均时间误差的偏差，并通过误差重构实现数字补偿。但该方案属于纯后台自适应迭代校准，参数需要从初始状态逐步收敛。

4、为提高后台校准收敛速度，已有方法通常采用自适应步长、窗口统计优化或相关检测结构改进等方式加快迭代过程。然而，这类方法仍主要依赖后台环路逐步逼近目标校正码，从零校正码或默认校正码开始时通常仍需要较长时间才能收敛至稳定校准范围，部分加速结构还会增加额外数字硬件资源和控制复杂度。也有工程实现在生产测试或系统初始配置阶段获得初始校正码，并将其写入非易失性存储器，使系统上电后直接加载预存码值作为后台迭代初值。预存固定初始校正码虽然可以减少上电后的校准等待时间，但其码值主要反映出厂测试或固定配置阶段的失配状态，若器件在后续使用过程中因老化、损伤、封装应力变化或长期漂移累积等因素导致初始采样时间失配发生较大偏移，预存码值可能偏离当前实际失配状态，使后台校准仍需从不准确的初始点开始迭代。

5、为兼顾校准收敛速度和后续跟踪能力，已有技术也提出了将前台校准或前估计与后台校准或后估计相结合的方案。但现有方案的前后阶段通常采用不同的失配估计或校正机制，在实现上往往需要额外参考模块、延迟调节结构或较复杂的参数估计算法。例如，公开号为cn113595553a的中国专利《一种基于时间交织并行采样的数据采集系统及方法》中公开了一种前估计与后估计结合的时间交织采样校正方案，该方案先拟合计算各路采样信号的失配误差并生成第一校正信号，再以第一校正信号为初始校正信号继续进行后估计优化；但其实现需要借助额外参考采样模块来获得参考信号作为失配误差比较基准，并在后估计阶段进行多目标优化，整体运算量较大，硬件成本偏高，工程适用性不足。公开号为cn114650056a的中国专利《生成sar搜索的输入延迟调整以校准多通道交替式adc的时间相位失配的矩阵处理器》中公开了一种校准方法，先通过前台校准（该专利中称为前景校准）设置交替式adc各通道的sar延迟值，再通过后台校准（该专利中称为背景校准）继续调整先前sar设置的方案。但该方案的前台校准需要逐位试探搜索延迟值，且需要在各通道中增设sar延迟元件和可变输入延迟结构，显著增加了额外硬件开销和实现复杂度。公开号为cn115733491a的中国专利《一种四通道tiadc系统失配误差的估计校准系统及其方法》中公开了一种先由ls算法离线粗估、再将ls估计结果作为rls递归初始值进行在线精估的tiadc校准方案，但该方案的前后衔接发生在volterra模型参数估计层面，需要构造输入矩阵、求解ls/rls参数矩阵并进行误差信号重构，算法和数字实现复杂度相对较高。

6、因此，如何在保持后台持续跟踪能力和稳态校准精度的同时，获得更接近当前失配状态的后台迭代初值，并提高整体校准收敛速度、降低额外硬件开销，仍是tiadc采样时间失配校准中需要解决的问题。

技术实现思路

1、本发明的目的在于提供一种前后台融合的tiadc采样时间失配数字校准系统及方法，通过复用自相关误差提取路径，在仅增加少量额外数字资源开销的情况下，由前台初始化阶段基于当前tiadc各通道数字输出快速生成与当前tiadc通道间采样时间失配状态相匹配的初始校正码，并将其作为后台校正码迭代初值，从而提高整体校准收敛速度，同时改善预存固定初始校正码在失配状态发生较大偏移后初始点不准确的问题。

2、为实现上述技术目的，本发明采取的技术方案为：

3、第一方面，本发明公开了一种前后台融合的tiadc采样时间失配数字校准系统，所述系统包括：

4、自相关误差提取路径，用于根据tiadc的各通道数字输出生成与所述tiadc通道间采样时间失配相关的误差信息；

5、选择模块，连接于所述自相关误差提取路径的输出端，用于在前台初始化阶段，将在已知测试信号输入条件下得到的所述误差信息传输至前台校正码生成模块，并在后台跟踪阶段，将在正常工作信号输入条件下得到的所述误差信息传输至后台校正码迭代模块；

6、前台校正码生成模块，连接于所述选择模块的输出端，用于在前台初始化阶段，根据已知测试信号的参数和所述误差信息生成初始校正码；

7、后台校正码迭代模块，分别连接于所述选择模块的输出端和所述前台校正码生成模块的输出端，用于接收所述初始校正码，并在后台跟踪阶段，以所述初始校正码作为校正码迭代初值，根据后台跟踪阶段得到的所述误差信息对校正码进行迭代更新；

8、校正码寄存器，分别连接于所述前台校正码生成模块和所述后台校正码迭代模块的输出端，用于在前台初始化阶段存储所述初始校正码，并在后台跟踪阶段存储所述后台校正码迭代模块输出的当前校正码；

9、校正模块，连接于所述校正码寄存器，用于根据所述校正码寄存器输出的校正码对所述tiadc的采样时间失配进行补偿；

10、控制模块，用于控制所述自相关误差提取路径在前台初始化阶段和后台跟踪阶段之间复用，控制所述选择模块的传输路径，控制所述初始校正码向所述后台校正码迭代模块的加载，并控制所述后台校正码迭代模块的迭代更新。

11、进一步地，所述自相关误差提取路径包括依次连接的相邻通道样本乘积模块、块平均模块和自相关误差生成模块；所述相邻通道样本乘积模块用于计算相邻通道输出样本之间的乘积；所述块平均模块用于对所述乘积进行平均窗口统计，得到平均后的相邻通道相关统计量；所述自相关误差生成模块用于根据平均后的相邻通道相关统计量生成所述采样时间失配相关误差信息。

12、进一步地，所述前台校正码生成模块包括误差信息输入端和初始校正码输出端；所述误差信息输入端用于接收所述选择模块在前台初始化阶段输出的误差信息，所述初始校正码输出端用于根据一个平均窗口内得到的所述误差信息，以及所述已知测试信号的频率、幅度、平均窗口长度和校正码时间分辨率，生成并输出初始校正码：

13、；

14、式中，为第i个通道的初始校正码；c为由测试信号幅度及相关统计量确定的比例系数，为正弦信号相邻采样点之间的相位差，为测试信号频率，为tiadc整体采样周期，为一个校正码单位对应的时间调整分辨率；为与第i个通道采样时间失配相关的误差信息。

15、进一步地，所述已知测试信号的频率、幅度和平均窗口长度被设置为满足整周期平均条件和比例换算近似条件，使所述前台校正码生成模块通过算术移位运算生成所述初始校正码。

16、进一步地，所述后台校正码迭代模块包括初始码输入端、误差信息输入端和校正码输出端；所述初始码输入端用于接收所述前台校正码生成模块在前台初始化阶段生成的初始校正码，使所述后台校正码迭代模块在后台跟踪阶段，以所述初始校正码作为校正码迭代初值；所述误差信息输入端用于接收所述选择模块在后台跟踪阶段输出的误差信息，所述校正码输出端用于输出根据所述校正码迭代初值和所述误差信息迭代更新后的当前校正码。

17、进一步地，所述控制模块用于接收前台启动信号、前台准备信号、后台启动信号和后台准备信号，并输出前台完成信号、前台忙信号和后台忙信号；其中，所述前台启动信号用于启动前台流程，所述前台准备信号用于指示已知测试信号稳定，所述前台完成信号用于指示初始校正码已生成并完成加载，所述后台启动信号由外部系统根据所述前台完成信号产生并用于启动后台流程，所述后台准备信号用于指示正常工作信号稳定，所述前台忙信号用于指示系统处于前台等待状态或前台初始化状态，所述后台忙信号用于指示系统处于后台等待状态或后台跟踪状态。

18、进一步地，前台初始化阶段使用的测试信号由外部信号源提供或者由片上或板级测试信号发生电路产生，并可通过外部系统、板级输入选择单元或片上输入选择结构在测试信号与正常工作信号之间进行切换。

19、进一步地，所述自相关误差提取路径、选择模块、前台校正码生成模块、后台校正码迭代模块、校正码寄存器和控制模块均由数字电路实现；当所述校正模块采用数字域补偿结构时，所述系统基于tiadc各通道数字输出完成采样时间失配的全数字校准。

20、第二方面，本发明公开了一种前后台融合的tiadc采样时间失配数字校准方法，其特征在于，所述方法包括以下步骤：

21、在前台启动后，向tiadc输入已知测试信号，并在已知测试信号稳定后进入前台初始化阶段，利用tiadc自身各通道数字输出，通过自相关误差提取路径生成与tiadc通道间采样时间失配相关的误差信息；

22、根据所述已知测试信号的参数和所述误差信息生成初始校正码；

23、将所述初始校正码写入校正码寄存器，用于采样时间失配补偿，并加载至后台校正码迭代模块作为后台跟踪阶段的校正码迭代初值；

24、在所述前台初始化阶段完成后，将tiadc输入切换为正常工作信号，并在正常工作信号稳定后进入后台跟踪阶段；

25、在所述后台跟踪阶段，继续复用所述自相关误差提取路径，根据tiadc正常工作信号下的各通道数字输出生成所述采样时间失配相关误差信息，并由后台校正码迭代模块从所述初始校正码开始持续更新校正码；将更新后的校正码写入校正码寄存器，用于采样时间失配补偿。

26、与现有技术相比，本发明的有益效果如下：

27、第一，本发明的前后台融合的tiadc采样时间失配数字校准系统及方法，前台初始化阶段和后台跟踪阶段共用同一自相关误差提取路径，前台初始化阶段用于直接生成初始校正码，后台跟踪阶段用于持续迭代更新校正码。由此，本发明无需额外设置参考信号或参考采样通道，仅通过增加前台校正码生成模块、选择模块和少量控制逻辑，即可在较小额外数字资源开销下提高整体校准收敛速度，并保持对后续采样时间失配变化的长期后台跟踪能力。

28、第二，本发明的前后台融合的tiadc采样时间失配数字校准系统及方法，根据系统采样率和校正码时间分辨率设置测试信号的频率、幅度和平均窗口长度，使其同时满足整周期平均条件和比例换算近似条件，通过算术移位即可实现初始校正码换算，避免设置专用除法器，进一步降低额外数字硬件资源开销和实现复杂度。

29、第三，本发明的前后台融合的tiadc采样时间失配数字校准系统及方法，对于已具备相邻通道样本乘积、块平均和自相关误差生成模块的后台校准系统，仅需增加选择模块、前台校正码生成模块以及初始校正码加载控制逻辑，即可实现前台初始化与后台跟踪的融合，从而能够在较小额外数字资源开销下提高tiadc采样时间失配的整体校准收敛速度，并保持长期后台跟踪能力，系统实现的复用性强。