一种基于电容失配误差整形的下极板采样SARADC

本发明属于模拟集成电路及模数转换器，尤其涉及一种基于电容失配误差整形的下极板采样逐次逼近型模数转换器sar adc。

背景技术：

1、sar adc（逐次逼近模数转换器）由于结构简单、功耗低、数字友好等特点，被广泛应用于中高精度传感器读出、低功耗数据采集以及过采样模数转换场景。sar adc 通常利用cdac（电容型数模转换器）完成输入采样和逐次逼近转换。随着转换精度提高，cdac 中电容失配会导致权重偏离理想值，从而在 adc 输出频谱中产生谐波，限制模数转换器的无杂散动态范围（sfdr）和信噪失真比（sndr）。

2、现有技术中，为降低cdac失配造成的影响，可采用动态元件匹配（dynamicelement matching，dem）、数字校准（digital calibration）或失配误差整形（mismatcherror shaping，mes）等方法。mes的基本思想是记住上一次转换中的偏差，并在这一次转换时产生一个方向相反的偏差；这样，相邻两次转换的误差就会相减；经过这种处理，低频范围内的误差会明显减小，从而提高adc 的转换精度。

3、尽管mes能够解决低位电容阵列失配问题，让sar adc精度更高，但目前普遍mes只能结合上极板采样。

4、上极板采样在采样阶段将输入信号直接接到电容阵列的上极板，即靠近比较器输入端的一侧。采样结束后，上极板通常与输入断开并接入比较器，之后通过下极板开关阵列完成逐次逼近转换。由于输入端直接作用在比较器输入节点，对采样开关的线性度、导通电阻和时钟馈通较为敏感。

5、相较于上极板采样，下极板采样则是在采样阶段将输入信号接到电容阵列的下极板，上极板保持在某一固定状态。采样完成后，下极板从输入切换到参考电压，通过底板电压切换实现电荷重分布，将输入信号传递到上极板。由于比较器输入端不直接连接输入采样开关，下极板采样能够减小采样开关注入和时钟馈通对比较器输入端的影响，因此在高精度 sar adc 中更常见。

6、然而在下极板采样sar adc中，电容阵列的下极板通常需要在采样相位共同连接输入信号，以完成对输入信号的采样，而mes又要求低位电容阵列的下极板在采样相位保持上一周期低位码字状态。由此，同一低位电容阵列既要连接输入信号完成采样，又要保持上一周期码字以实现mes，二者在电容连接状态和时序要求上存在冲突。因此，传统mes难以直接应用于下极板采样sar adc，亟需一种新的电容阵列划分方式和采样转换时序，在保留下极板采样优点的同时，使低位电容阵列能够执行mes操作，从而降低电容失配导致的谐波。

技术实现思路

1、针对上述存在的问题或不足，为解决现有失配误差整形技术不能很好兼容于下极板采样 sar adc的问题，本发明提供了一种基于电容失配误差整形的下极板采样逐次逼近型模数转换器sar adc，如附图1所示。

2、一种基于电容失配误差整形的下极板采样sar adc，包含采样开关s0、cdac、比较器和sar logic四个模块。

3、所述cdac分为高位cdac和低位cdac两部分；高位cdac由高位电容阵列cn～cm以及对应的切换开关sn～sm构成；低位cdac由低位电容阵列cm-1～c1以及对应的切换开关sm-1～s1构成。

4、高位cdac和低位cdac上极板相连，整个cdac上极板与s0、比较器输入端连接；高位cdac下极板一一对应的连接单刀四掷开关sn～sm，接受来自sar logic的控制信号，从vi、vcm、vrefp、vrefn中进行选择；低位cdac下极板一一对应的连接单刀三掷开关sm～s1，接受来自sar logic的控制信号，从vcm、vrefp、vrefn中进行选择。输入信号vi接高位cdac下极板；vrefp为高电平参考电压；vrefn为低电平参考电压；vcm为共模电平。

5、其中采样信号φs为采样开关s0的控制信号，置高时对输入信号vi进行采样。φmsbs为sn～sm的控制信号，并作为高位cdac的采样信号，置高时高位cdac进行采样。φmsbr为sn～sm的控制信号，并作为高位cdac的复位信号，置高时对高位cdac进行复位。φlsbr为sm-1～s1的控制信号，并作为低位cdac的复位信号，置高时对低位cdac进行复位。

6、由于高位cdac参与vi采样，低位cdac不参与，所以vi会被衰减为高位cdac电容值总和比上整个cdac电容值总和。为了保证后续正确量化，整个电容阵列中每一个电容的权重值都应该衰减相同的系数。

7、所述比较器的输入端连接整个cdac的上极板，对上极板电压进行比较，产生的比较结果送入sar logic。φclk为比较器的控制信号，置高时比较器进行比较，进入量化阶段。

8、所述sar logic接受比较器输出的比较结果，并根据比较结果产生码字控制整个电容阵列cdac的开关切换，指导高位cdac和低位cdac对应开关sn～s1的选择。

9、所述采样开关s0连接整个cdac的上极板， s0闭合，将共模电压传输至整个cdac上极板完成采样。

10、该电路的工作时序和各阶段电路状态如附图2和附图3所示。其中，“0”指代的是共模电压vcm，“+1”指代的是参考电平vrefp，“-1”指代的是参考电平vrefn。

11、第一阶段采样，φs和φmsbs被置高，共模电压vcm接到电容阵列的上极板，高位电容阵列下极板接vi进行下极板采样，低位电容阵列下极板保持上一周期低位码字。

12、第二阶段复位，φs、φmsbr变低，同时φmsbr、φlsbr置高，vcm断开连接，电容阵列上极板浮空，高位电容阵列下极板和低位电容阵列下极板切换到0，由于电容阵列上极板已经浮空，所以这个动作会把输入信号vi和上一周期低位电容阵列的失配误差注入到电容阵列上极板。

13、第三阶段量化，φmsbr变低、φlsbr变低，φclk置高，比较器进入量化过程，产生当前周期电容阵列码值，同时产生当前周期低位电容阵列失配误差。通过上述方式，当前周期输出中的低位失配误差是当前误差与上一周期误差的差分。

14、进一步的，所述电容衰减的具体方法是：将每个电容分裂成为两组，第一组电容值总和为衰减系数乘以该电容值，第二组电容值总和为该电容的剩余容值。第一组电容下极板在采样时保持上一周期码字；在复位时接vcm；在量化阶段接受到sar logic控制码字，连接vrefn或者vrefp。第二组小电容平均分成两个，命名为clittle1和clittle2，它们不受sar logic的码字控制，而是在每个工作周期进行固定的电平切换，从而使clittle1与clittle2的失配误差被整形。在采样时clittle1下极板连接vrefn，clittle2下极板连接vrefp；在复位时clittle1和clittle2下极板接vcm；在量化时clittle1下极板连接vrefn，clittle2下极板连接vrefp，与采样时相同。

15、与现有技术相比，本发明具有以下有益效果：

16、相较于传统的下极板采样的高精度sar adc，本发明通过将cdac（电容阵列）划分为高位采样电容阵列和低位误差整形电容阵列，使高位采样电容阵列承担输入信号的下极板采样，而低位误差整形电容阵列在采样相位保留上一周期低位码字状态，以实现下极板采样和mes的结合。本发明解决了传统mes与下极板采样的冲突问题；并结合分裂电容的方法解决输入信号衰减问题，得以在下极板采样的高精度sar adc引入mes技术，降低由电容失配引起的谐波和杂散，提高sar adc的精度。