半导体结构中的通孔缺陷检测方法、系统及可读存储介质与流程

本发明属于半导体，特别涉及一种半导体结构中的通孔缺陷检测方法、系统及可读存储介质。

背景技术：

1、随着集成电路制程节点的不断缩小，多层铜互连结构中通孔（via）的可靠性问题日益突出。目前针对通孔开路（via open）缺陷（如通孔刻蚀不足/缺失）的检测通常采用电子束检测（e-beam inspection，ebi）技术。该技术通常在铜化学机械研磨（cu cmp）之后执行，利用电压衬度（voltage contrast，vc）差异识别刻蚀不足导致的断路缺陷，然而该技术存在以下缺陷：

2、扫描速度极慢，通常仅能覆盖约20%的单孔（single via）结构，且受限于严格的排队时间（q time），即铜表面暴露后必须在短时间内完成检测，否则氧化将严重干扰成像准确性；同时由于现有的半导体先进制程中，通常采用双大马士革工艺制备铜互连结构，其中通孔与沟槽（trench）采用一体化刻蚀（aio etch）工艺形成，通孔上方存在上层金属线的物理遮挡，当单一金属线下方连接有多个（≥2个）通孔时，由于上层金属层的屏蔽效应及电子束穿透深度受限，检测信号无法有效区分下层各通孔的独立导通状态，从而导致多通孔结构中的个别开路缺陷存在检测盲区，难以实现精准定位，进一步制约了ebi技术在通孔缺陷检测中的覆盖率与时效性。

3、需要说明的是，公开于该发明技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

技术实现思路

1、本发明的目的在于提供一种半导体结构中的通孔缺陷检测方法、系统及可读存储介质，以解决现有技术中存在的因通孔上方金属层遮挡，导致采用电子束检测进行通孔缺陷检测时，可检测的通孔数量有限、检测效率低等其中的一个或多个技术问题。

2、为了实现上述目的，本发明通过以下技术方案实现：一种半导体结构中的通孔缺陷检测方法，所述通孔缺陷检测方法包括：

3、s1：获取去除缓冲层后的所述半导体结构，并根据所述半导体结构中沟槽上方的金属层厚度量测值和机台端的铜（cu）/复合层研磨速率，获取沟槽研磨时间；

4、s2：利用铜化学机械研磨工艺对所述半导体结构的表面进行沟槽研磨，直至研磨时长达到所述沟槽研磨时间；

5、s3：利用自动工艺检测系统检测所述半导体结构的沟槽研磨状态，并判断所述沟槽研磨状态是否满足预设缺陷检测条件：

6、若是，则对所述通孔进行缺陷检测；

7、若否，则根据预设调整系数对所述沟槽研磨时间进行调整，并使用调整后的所述沟槽研磨时间返回执行s2，以对所述半导体结构的表面继续进行沟槽研磨，其中所述预设调整系数小于1。

8、可选的，所述根据所述金属层厚度量测值和所述铜/复合层研磨速率，获取沟槽研磨时间，包括：将所述金属层厚度量测值和所述铜/复合层研磨速率的比值作为所述沟槽研磨时间。

9、可选的，所述利用自动工艺检测系统检测所述半导体结构的沟槽研磨状态，并判断所述沟槽研磨状态是否满足预设缺陷检测条件，包括：获取所述半导体结构表面的图像，并提取该图像中通孔的分布特征参数；判断所述分布特征参数是否满足预设缺陷检测条件。

10、可选的，所述分布特征参数包括所述图像中独立分布的通孔数量，所述判断所述分布特征参数是否满足预设缺陷检测条件，包括：若所述呈独立分布的通孔数量占所述图像中的通孔总数量的比例大于或等于第一预设阈值，则判定满足缺陷检测条件。

11、可选的，所述第一预设阈值为85%~100%。

12、可选的，所述分布特征参数包括所述图像中具有金属连线的通孔对的数量，所述判断所述分布特征参数是否满足预设缺陷检测条件，包括：若所述具有金属连线的通孔对的数量小于或等于第二预设阈值，则判定满足缺陷检测条件。

13、可选的，所述第二预设阈值为0~20。

14、可选的，所述通孔缺陷检测方法，还包括：利用铜化学机械研磨工艺去除所述半导体结构的缓冲层。

15、基于同一发明构思，本发明还提出一种检测系统，所述检测系统用于检测半导体结构中的通孔缺陷，所述检测系统上设置有计算机程序产品，当所述计算机程序产品被加载执行时实现如上文所述的通孔缺陷检测方法对所述半导体结构中的通孔进行缺陷检测。

16、基于同一发明构思，本发明还提出一种可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时，实现上文所述的半导体结构中的通孔缺陷检测方法。

17、与现有技术相比，本发明提供的一种半导体结构中的通孔缺陷检测方法、系统及可读存储介质，具有以下有益效果：本发明通过在对半导体结构执行缓冲层研磨之后、以及对通孔进行缺陷检测之前，增加一道研磨去除覆盖在沟槽上方的金属层的沟槽研磨工艺，能够使得原本被所述金属层遮挡的通孔暴露于所述半导体结构的表面，并根据实时获取的金属层厚度量测值和机台端的铜/复合层研磨速率确定精确的研磨时间，可以避免过研磨对所述半导体结构造成损坏；进一步地，利用自动工艺检测系统对所述半导体结构的沟槽研磨状态进行检测，可以确保在沟槽研磨状态满足预设缺陷检测条件下，才对所述通孔进行缺陷检测（如利用电子束检测技术），有效解决了因通孔上方金属层遮挡而导致的可检测通孔数量有限、检测效率低等问题，不仅可以显著提升通孔缺陷检测效率，还能够有效保证通孔的工艺质量和整体良率。

18、此外，由于本发明提出的检测系统和可读存储介质，与本发明提出的半导体结构中的通孔缺陷检测方法属于同一发明构思，因此，本发明提出的检测系统和可读存储介质至少具有本发明提出的半导体结构中的通孔缺陷检测方法的所有优点，有关本发明提供的检测系统和可读存储介质的有益效果的详细内容，请参见上文关于本发明提出的半导体结构中的通孔缺陷检测方法的有益效果的相关描述，在此，不再一一赘述。

1.一种半导体结构中的通孔缺陷检测方法，其特征在于，所述通孔缺陷检测方法，包括：

2.如权利要求1所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述根据所述金属层厚度量测值和所述铜/复合层研磨速率，获取沟槽研磨时间，包括：将所述金属层厚度量测值和所述铜/复合层研磨速率的比值作为所述沟槽研磨时间。

3.如权利要求2所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述利用自动工艺检测系统检测所述半导体结构的沟槽研磨状态，并判断所述沟槽研磨状态是否满足预设缺陷检测条件，包括：获取所述半导体结构表面的图像，并提取该图像中通孔的分布特征参数；判断所述分布特征参数是否满足预设缺陷检测条件。

4.如权利要求3所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述分布特征参数包括所述图像中独立分布的通孔数量，所述判断所述分布特征参数是否满足预设缺陷检测条件，包括：若所述呈独立分布的通孔数量占所述图像中的通孔总数量的比例大于或等于第一预设阈值，则判定满足缺陷检测条件。

5.如权利要求4所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述第一预设阈值为85%~100%。

6.如权利要求3所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述分布特征参数包括所述图像中具有金属连线的通孔对的数量，所述判断所述分布特征参数是否满足预设缺陷检测条件，包括：若所述具有金属连线的通孔对的数量小于或等于第二预设阈值，则判定满足缺陷检测条件。

7.如权利要求6所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述第二预设阈值为0~20。

8.如权利要求1至7任一项所述的半导体结构中的通孔缺陷检测方法，其特征在于，所述通孔缺陷检测方法，还包括：利用铜化学机械研磨工艺去除所述半导体结构的缓冲层。

9.一种检测系统，其特征在于，所述检测系统用于检测半导体结构中的通孔缺陷，所述检测系统上设置有计算机程序产品，当所述计算机程序产品被加载执行时实现如权利要求1至8中任一项所述的通孔缺陷检测方法对所述半导体结构中的通孔进行缺陷检测。

10.一种可读存储介质，其特征在于，所述可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时，实现权利要求1至8中任一项所述的半导体结构中的通孔缺陷检测方法。