局部绝缘Si/SiC异质界面耦合阶梯浮空岛VDMOS及其制作方法与流程

本技术属于功率半导体器件及异质集成，具体涉及一种局部绝缘si/sic异质界面耦合阶梯浮空岛vdmos及其制作方法。

背景技术：

1、vdmos在反向阻断状态下依靠漂移区承受漏源电压。提高耐压通常要求降低漂移区掺杂浓度并增加漂移区厚度，这会提高比导通电阻。浮空岛或电荷补偿块能够在漂移区内形成多个辅助pn结和附加电场峰值，使纵向电场趋于均匀，但等尺寸补偿块会持续占用导电截面，非均匀补偿块又需要兼顾各级电场峰值和通道宽度。

2、已有方案还提出以碳化硅等宽禁带材料形成衬底和漂移区，并在碳化硅漂移区中设置多层p型补偿块；另有方案在宽禁带漂移层上形成或键合硅有源层，使沟道位于硅材料中。上述方案能够利用碳化硅较高的临界击穿电场，但其p型补偿区通常形成在碳化硅漂移区内，涉及多次碳化硅外延、p型离子注入及高温激活，工艺热预算和掺杂激活控制较为严格。

3、如果仅把硅基阶梯浮空岛vdmos的漏极衬底替换为碳化硅衬底，硅/碳化硅界面处的能带台阶、键合缺陷及介电常数差异可能引起导通附加压降、界面漏电或局部电场集中；若在整个界面设置介质层，又会阻断纵向主电流。仅在界面增加高掺杂层虽然可以降低接触电阻，却不能同时限定介质边缘场与末级浮空岛耗尽区的相对位置。因此，需要在保持低阻纵向导电路径的同时，使界面过渡区、局部介质、末级浮空岛和碳化硅场承载层形成可检测的空间耦合关系。

技术实现思路

1、为了解决现有技术中存在的上述问题，本技术提供了一种局部绝缘si/sic异质界面耦合阶梯浮空岛vdmos及其制作方法。本技术要解决的技术问题通过以下技术方案实现：

2、第一方面，本技术提供了一种局部绝缘si/sic异质界面耦合阶梯浮空岛vdmos包括：n+型4h-sic衬底、位于所述n+型4h-sic衬底上的n型4h-sic场扩展层、位于所述n型4h-sic场扩展层上的n型硅漂移区、形成于所述n型硅漂移区内上部区域的p型基区、形成于所述p型基区内的n+型源区和p+型体接触区、形成于所述在p型基区上部的源极、形成于所述n型硅漂移区上的栅介质层、形成于所述栅介质层上的栅极以及形成于所述n+型4h-sic衬底背面的漏极；

3、所述n型硅漂移区与所述n型4h-sic场扩展层之间为si/sic异质界面，沿所述si/sic异质界面向上设置有延伸至所述n型硅漂移区的n+型硅界面过渡区，沿所述si/sic异质界面向下设置有延伸至所述n型4h-sic场扩展层内的n+型碳化硅界面过渡区；所述n+型硅界面过渡区与所述n+型碳化硅界面过渡区构成si/sic直接接触导电窗口；在所述si/sic直接接触导电窗口横向两侧设置有埋置介质调场区；

4、在所述n型硅漂移区内，沿所述p型基区指向所述si/sic异质界面的方向间隔设置多级p型硅浮空电荷补偿区，各级所述p型硅浮空电荷补偿区的横向尺寸和有效补偿电荷沿所述p型基区指向所述si/sic异质界面的方向，逐级减小。

5、可选的，最靠近所述si/sic异质界面的末级p型硅浮空电荷补偿区在纵向上的投影与所述埋置介质调场区至少部分重叠，所述si/sic直接接触导电窗口与位于相对两侧的所述末级p型硅浮空电荷补偿区之间的中央纵向导电通道对准，并且所述末级p型硅浮空电荷补偿区至所述si/sic异质界面的距离d0小于其与相邻上一级p型硅浮空电荷补偿区之间的最小纵向距离d1，所述距离d0与所述距离d1的比值在0.20至0.80之间。

6、可选的，沿所述p型基区指向所述si/sic异质界面的方向，相邻两级所述p型硅浮空电荷补偿区中，后一级的有效补偿电荷为前一级的有效补偿电荷的0.55倍至0.90倍。

7、可选的，所述p型硅浮空电荷补偿区的级数为3至12级，每一级所述p型硅浮空电荷补偿区的横向尺寸为0.4μm至8μm，纵向厚度为0.1μm至1.5μm，相邻两级之间的纵向间隔为0.2μm至4μm。

8、可选的，所述n+型4h-sic衬底和所述n型4h-sic场扩展层均为4h-sic材料；所述n型硅漂移区、所述p型基区和各级所述p型硅浮空电荷补偿区均为单晶硅材料；所述n型硅漂移区的厚度为5μm～40μm、平均有效施主浓度为1×10¹4cm-³～1×10¹6cm-³；所述n型碳化硅场扩展层的厚度为1μm～30μm、平均有效施主浓度为5×10¹4cm-³～5×10¹6cm-³；所述n+型4h-sic衬底的掺杂浓度高于所述n型碳化硅场扩展层的掺杂浓度。

9、可选的，所述si/sic直接接触导电窗口的横向宽度为相对两侧的所述末级p型硅浮空电荷补偿区之间中央纵向导电通道宽度的40%至90%，所述末级p型硅浮空电荷补偿区与对应的埋置介质调场区在纵向投影中的重叠长度不小于所述末级p型硅浮空电荷补偿区横向尺寸的50%，并且所述si/sic直接接触导电窗口的边缘位于相对两侧的所述末级p型硅浮空电荷补偿区的内侧边缘之间。

10、可选的，所述si/sic直接接触导电窗口为条形、环形、多个并联条形、圆形阵列或网格状的si/sic直接接触导电窗口；各si/sic直接接触导电窗口均与对应的中央纵向导电通道对准。

11、可选的，所述埋置介质调场区的厚度为20nm至500nm，材料为二氧化硅、氮化硅、氧化铝或其中至少两种材料形成的叠层；所述埋置介质调场区朝向所述si/sic直接接触导电窗口的边缘为圆角、斜面或多级台阶面。

12、第二方面，本技术提供了一种制造如第一方面所述的局部绝缘si/sic异质界面耦合阶梯浮空岛vdmos的制作方法包括：

13、s1：提供n+型4h-sic衬底，在所述n+型4h-sic衬底上形成n型4h-sic场扩展层；

14、s2：在所述n型4h-sic场扩展层表面的窗口区域形成n+型碳化硅界面过渡区，在所述窗口区域横向两侧形成埋置介质调场区，并对所述埋置介质调场区进行平坦化，使所述埋置介质调场区的键合表面与所述n+型碳化硅界面过渡区的表面共面；

15、s3：在具有承载层的硅晶片上预制n型硅漂移结构，在预制过程中形成多级彼此隔离的p型硅浮空电荷补偿区，使各级所述p型硅浮空电荷补偿区的横向尺寸和有效补偿电荷朝待键合面方向逐级减小，使各级所述p型硅浮空电荷补偿区与所述待键合面之间保留n型硅隔离层，并在键合前完成各p型硅浮空电荷补偿区的激活；

16、s4：将所述待键合面与所述n型4h-sic场扩展层进行对准混合键合，使所述待键合面的中央导电区与所述n+型碳化硅界面过渡区直接接触，以在所述n型硅漂移区与所述n型4h-sic场扩展层之间形成si/sic异质界面，并在所述si/sic异质界面的中心由所述中央导电区与所述n+型碳化硅界面过渡区直接接触形成si/sic直接接触导电窗口，所述埋置介质调场区位于所述si/sic直接接触导电窗口的横向两侧；其中，在所述待键合面的中央导电区预先形成n+型硅界面过渡区，使所述n+型硅界面过渡区与所述n+型碳化硅界面过渡区直接接触并共同构成所述si/sic直接接触导电窗口；

17、s5：去除或减薄所述承载层，暴露所述n型硅漂移结构的器件表面；

18、s6：在所述器件表面形成p型基区、n+型源区、p+型体接触区、栅介质层、栅极和源极，并在所述n+型4h-sic衬底背面形成漏极，其中所述p型基区形成于所述n型硅漂移区内上部区域，且与最上级所述p型硅浮空电荷补偿区隔离。

19、可选的，所述s3中，各级p型硅浮空电荷补偿区通过硼离子注入、选择性p型硅外延或固态源扩散形成，在键合前进行激活退火，使各级p型硅浮空电荷补偿区彼此隔离，且使最靠近所述待键合面的p型硅浮空电荷补偿区与所述待键合面之间保留n型硅隔离层；通过联合设定各级p型硅浮空电荷补偿区的掩模开口尺寸、注入剂量、纵向厚度和纵向间隔，使相邻两级p型硅浮空电荷补偿区的有效补偿电荷满足后一级为前一级的0.55倍至0.90倍，并使最靠近所述待键合面的p型硅浮空电荷补偿区至所述待键合面的距离d0与其至相邻上一级p型硅浮空电荷补偿区的最小纵向距离d1的比值在0.20至0.80之间；

20、所述s4中，利用分别形成于所述硅晶片和所述n+型4h-sic衬底上的对准标记进行对准，使所述n+型硅界面过渡区与所述n+型碳化硅界面过渡区对准，且使最靠近所述待键合面的p型硅浮空电荷补偿区与所述埋置介质调场区在纵向投影中的重叠长度不小于该p型硅浮空电荷补偿区横向尺寸的50%，并使所述si/sic直接接触导电窗口的边缘位于相对两侧的最靠近所述待键合面的p型硅浮空电荷补偿区的内侧边缘之间；键合前对所述待键合面和所述n型4h-sic场扩展层表面进行去氧化、等离子体活化和清洗，并在不高于450℃的温度下完成预键合和键合增强退火。

21、有益效果：

22、（1）本技术将p型基区和多级p型硅浮空电荷补偿区均设置于n型硅漂移区内，无需在sic材料中形成p型补偿区，避免sic中p型掺杂的高温激活工艺；同时各级p型硅浮空电荷补偿区的横向尺寸和有效补偿电荷沿指向si/sic异质界面的方向逐级减小，形成双梯度分布，可在漂移区内形成多个电场峰值并使电场包络向异质界面平滑变化，有利于提高击穿电压并降低比导通电阻。

23、（2）si/sic异质界面设置由n+型硅界面过渡区和n+型碳化硅界面过渡区直接接触构成的si/sic直接接触导电窗口，该导电窗口构成从n型硅漂移区到n型4h-sic场扩展层的连续半导体导电路径，两个界面过渡区的横向边界均位于导电窗口以内并与埋置介质调场区保持横向间隔，从而在保证纵向低阻导通的同时，避免形成沿介质边缘的高场低阻通道；埋置介质调场区避开中央主电流路径，用于调制界面电场；末级p型硅浮空电荷补偿区与埋置介质调场区在纵向投影中至少部分重叠，且末级p型硅浮空电荷补偿区至si/sic异质界面的距离d0小于其与相邻上一级之间的最小纵向距离d1，d0与d1的比值在0.20至0.80之间，使末级浮空区耗尽区与异质界面附近耗尽区优先耦合，将硅漂移区的多峰电场包络平滑接续到sic场扩展层，缓解界面电场集中。

24、（3）相邻两级p型硅浮空电荷补偿区的有效补偿电荷满足后一级为前一级的0.55倍至0.90倍，配合3至12级的级数范围、0.4μm至8μm的横向尺寸、0.1μm至1.5μm的纵向厚度以及0.2μm至4μm的纵向间隔，可进一步优化漂移区电场分布；si/sic直接接触导电窗口的横向宽度为相对两侧末级p型硅浮空电荷补偿区之间中央纵向导电通道宽度的40%至90%，末级p型硅浮空电荷补偿区与埋置介质调场区的纵向投影重叠长度不小于其横向尺寸的50%，且导电窗口边缘位于两侧末级p型硅浮空电荷补偿区的内侧边缘之间，从而在主电流路径与介质边缘电场之间实现有效解耦，提高器件耐压和可靠性。

25、（4）制作方法先在具有承载层的硅晶片上预制并激活各级p型硅浮空电荷补偿区，再与形成有埋置介质调场区的n型4h-sic场扩展层进行对准混合键合，键合温度不高于450℃，使p型硅浮空电荷补偿区的高温激活在键合前完成，避免异质界面经历高温工艺，有利于降低界面缺陷和界面附加压降；同时通过联合设定掩模开口尺寸、注入剂量、纵向厚度和纵向间隔，可精确控制有效补偿电荷比和d0/d1关系，保证器件性能的一致性；si/sic直接接触导电窗口可采用条形、环形、多个并联条形、圆形阵列或网格状结构，便于根据版图需求灵活布置。以下将结合附图及实施例对本技术做进一步详细说明。