一种具有超晶格背势垒结构的高压GaNHEMT器件制备方法与流程

摘要: 本发明涉及半导体,更具体地说,它涉及一种具有超晶格背势垒结构的高压ganhemt器件制备方法。背景技术:1、高压ganhemt器件依托宽禁带半导体材料的高耐压、...
一种具有超晶格背势垒结构的高压GaNHEMT器件制备方法与流程

本发明涉及半导体,更具体地说,它涉及一种具有超晶格背势垒结构的高压ganhemt器件制备方法。

背景技术:

1、高压ganhemt器件依托宽禁带半导体材料的高耐压、低导通损耗特性,广泛应用于车载功率变换、高压储能变流器等大功率电力电子场景。常规高压器件多采用单层algan缓冲层抑制关态漏电,单层缓冲对沟道电子的束缚作用较弱,高压工况下电荷隧穿效应显著,关态缓冲漏电流持续偏大,漏电损耗不断转化为热量,造成芯片背面散热热阻上升,器件长期工作易出现阈值漂移、耐压衰减等可靠性缺陷。为改善电子限域能力,业内引入超晶格背势垒结构替代单层缓冲层。

2、然而现有超晶格外延工艺缺少标准化数据管控体系,未同步采集单层厚度、组分梯度、周期堆叠数量、原位残余应力的核心参数构建工艺基准数据集,无法量化多参数耦合对器件漏电、散热性能的影响,仅依靠固定经验参数生长薄膜,难以筛选兼顾低漏电流与低热阻的最优基准堆叠单元,超晶格结构与器件终端性能匹配性较差;且在沟槽成型制程中,现有刻蚀工艺仅单独调控沟槽深度、侧壁倾斜角、底部圆角曲率,未通过击穿测试划定失效型沟槽对应的边界对照单元,无法明确沟槽形貌的安全设计区间,沟槽底部圆角曲率不足会诱发局部电场集中,大幅降低器件阻断耐压,刻蚀带来的晶格损伤还会提升栅氧界面陷阱电荷密度,进一步加剧漏电损耗。

技术实现思路

1、针对现有技术存在的不足,本发明的目的在于提供一种具有超晶格背势垒结构的高压ganhemt器件制备方法。

2、为实现上述目的,本发明提供了如下技术方案:

3、一种具有超晶格背势垒结构的高压ganhemt器件制备方法,该方法包括以下具体步骤:

4、采集超晶格单层厚度、组分梯度、周期堆叠数量、原位生长应力数值构建背势垒超晶格工艺基准数据集,根据器件关态缓冲漏电流、背面散热热阻筛选背势垒超晶格工艺基准数据集中标定最优背势垒基准堆叠单元;

5、基于沟槽深度、侧壁倾斜角、沟槽底部圆角曲率刻蚀参数形成沟槽形貌工艺集,将沟槽形貌工艺集中极限击穿失效沟槽参数标记为边界对照单元,结合最优背势垒基准堆叠单元、边界对照单元对应生成超晶格背势垒与沟槽形貌的协同电学关联特征曲面,根据协同电学关联特征曲面与沟槽形貌工艺集生成目标优化沟槽单元;

6、根据目标优化沟槽单元的电场分散系数、界面缺陷密度、超晶格极化屏蔽效率变化规律,构建超晶格与沟槽的协同性能管控数据库;

7、结合背势垒超晶格工艺基准数据集与协同性能管控数据库生成适配工艺管控方案。

8、优选地,采集超晶格单层厚度、组分梯度、周期堆叠数量、原位生长应力数值构建背势垒超晶格工艺基准数据集,根据器件关态缓冲漏电流、背面散热热阻筛选背势垒超晶格工艺基准数据集中标定最优背势垒基准堆叠单元,具体包括以下步骤:

9、采集衬底背面连续交替外延生长中algan势垒子层与gan沟道子层的外延腔室生长温度、v/iii气源比例、组分掺杂流量得到衬底背面连续交替外延生长数据,根据衬底背面连续交替外延生长数据中晶圆超晶格每层厚度、组分渐变区间、总周期数、薄膜内部残余应力生成背势垒超晶格工艺基准数据集;

10、预设关态缓冲漏电流上限阈值、芯片背面热阻上限阈值生成多维筛选方案,根据背势垒超晶格工艺基准数据集的历史堆叠参数组合,筛选满足多维筛选方案的工艺参数组合,将该参数组合对应的超晶格堆叠结构标记为最优背势垒基准堆叠单元。

11、优选地,根据目标优化沟槽单元的电场分散系数、界面缺陷密度、超晶格极化屏蔽效率变化规律,构建超晶格与沟槽的协同性能管控数据库,具体包括以下步骤:

12、采集沟槽深度、侧壁倾斜角、沟槽底部圆角的曲率刻蚀参数形成沟槽形貌工艺集,基于沟槽形貌工艺集中极限击穿失效沟槽参数得到边界对照单元,计算最优背势垒基准堆叠单元、边界对照单元对应的器件阻断耐压、栅氧界面陷阱电荷、底部电场峰值数据生成超晶格背势垒与沟槽形貌的协同电学关联特征曲面,根据协同电学关联特征曲面与沟槽形貌工艺集生成第一目标优化沟槽单元;

13、获取同功率等级历史制备数据库内适配的高温工况形成第二目标优化沟槽单元;

14、融合第一目标优化沟槽单元、第二目标优化沟槽单元的电场分散系数、界面缺陷密度、超晶格极化屏蔽效率变化规形成超晶格与沟槽的协同性能管控数据库。

15、优选地,融合第一目标优化沟槽单元、第二目标优化沟槽单元的电场分散系数、界面缺陷密度、超晶格极化屏蔽效率变化规形成超晶格与沟槽的协同性能管控数据库,具体包括以下步骤:

16、提取第一目标优化沟槽单元中不同周期超晶格背势垒层对应的底部电场峰值、栅氧界面陷阱电荷密度、极化电子阻挡系数,构建第一协同性能特征子集;

17、提取第二目标优化沟槽单元中匹配梯度组分超晶格背势垒层对应的退火激活均匀度、芯片热阻、阻断漏电水平,构建第二协同性能特征子集;

18、结合第一协同性能特征子集与第二协同性能特征子集形成可实时调取、跨工序联动管控的协同性能管控数据库。

19、优选地,计算最优背势垒基准堆叠单元、边界对照单元对应的器件阻断耐压、栅氧界面陷阱电荷、底部电场峰值数据生成超晶格背势垒与沟槽形貌的协同电学关联特征曲面,根据协同电学关联特征曲面与沟槽形貌工艺集生成第一目标优化沟槽单元,具体包括以下步骤:

20、将最优背势垒基准堆叠单元与沟槽形貌工艺集中沟槽结构进行匹配得到多物理场联合关系,计算多物理场联合关系中对应的阻断耐压数值、栅氧界面陷阱电荷总量、沟槽底部拐角电场峰值,生成第一组协同电学参数数据集;

21、将极限击穿失效沟槽边界对照单元与同规格最优背势垒基准堆叠单元进行匹配,得到第二组协同电学参数数据集;

22、基于第一组协同电学参数数据集、第二组协同电学参数数据集的数值差值,结合超晶格周期数量、沟槽底部圆角曲率与器件漏电、耐压性能生成三维协同电学关联特征曲面;

23、预设沟槽底部电场集中抑制阈值,将沟槽形貌工艺集中筛选的形貌参数与协同电学关联特征曲面进行匹配得到协同电学关联值,将协同电学关联值中底部电场峰值低于抑制阈值的沟槽单元标记为第一目标优化沟槽单元。

24、优选地,结合背势垒超晶格工艺基准数据集与协同性能管控数据库生成适配工艺管控方案,具体包括以下步骤:

25、根据沟槽底部深度方向实施多梯度p型离子分段注入,分段恒温激活退火制备沟槽底部梯度掺杂屏蔽层得到晶圆背面超晶格背势垒层,监测晶圆背面超晶格背势垒层实际组分与周期参数得到背势垒超晶格工艺基准数据集;

26、筛选背势垒超晶格工艺基准数据集中偏差最小的基准堆叠单元,提取该基准堆叠单元对应的沟槽形貌参数,将沟槽形貌参数与协同性能管控数据库进行匹配得到适配工艺管控阈值;

27、根据适配工艺管控阈值生成适配工艺管控方案。

28、优选地,根据适配工艺管控阈值生成适配工艺管控方案,具体包括以下步骤:

29、基于适配工艺管控阈值调控背面超晶格外延速率、正面沟槽刻蚀射频功率、沟槽底部离子注入分段剂量、屏蔽层退火阶梯保温时长得到超晶格背势垒制程工序;

30、根据超晶格背势垒制程工序在沟槽内壁制备钝化栅氧化层与多晶硅栅极结构,对器件进行源区离子注入、欧姆接触金属化、芯片边缘渐变场限环制备,以超晶格背势垒的电子阻挡效率、沟槽底部屏蔽层电场均衡系数联合校验每道工序工艺窗口得到适配工艺管控方案。

31、优选地,筛选背势垒超晶格工艺基准数据集中偏差最小的基准堆叠单元,提取该基准堆叠单元对应的沟槽形貌参数,将沟槽形貌参数与协同性能管控数据库进行匹配得到适配工艺管控阈值,具体包括以下步骤:

32、若当前背面超晶格外延生长速率超出适配管控阈值对应的外延窗口,则调整mocvd腔室气源供给速率以减缓或加快超晶格堆叠生长速率;

33、若当前沟槽干法刻蚀射频功率超出适配管控阈值对应的形貌窗口,则上调或下调等离子体射频输出功率,修正沟槽底部圆角曲率;

34、若当前沟槽底部分段p型离子注入单段剂量低于适配管控阈值对应的剂量标准,则分段提升离子源输出强度补充屏蔽层掺杂浓度;

35、若当前屏蔽层分段恒温退火各段保温时长未达到适配管控阈值对应的激活标准,则延长对应温度区间的恒温保温时间,直至沟槽底部屏蔽层电场均衡系数、超晶格背势垒电子阻挡效率同时达到预设合格标准。

36、与现有技术相比,本发明具备以下有益效果:通过采集超晶格单层厚度、铝组分梯度、周期堆叠数量、原位残余应力的多维度生长参数,以关态缓冲漏电流、背面散热热阻为筛选指标标定最优背势垒基准堆叠单元,能够量化多参数耦合对器件漏电与散热性能的影响,最优堆叠单元可强化沟道电子束缚能力,削弱高压下电荷隧穿效应,降低关态缓冲漏电流,减少漏电损耗产生的积热,控制芯片背面散热热阻,便于缓解器件长期工作后的阈值漂移与耐压衰减问题;通过极限击穿测试标记失效沟槽参数作为边界对照单元,根据三维特征曲面直观反映沟槽形貌与超晶格结构耦合后的电场分布规律,筛选得到电场分散效果优异的目标优化沟槽单元,优化后的沟槽可确保底部圆角曲率处于合理区间,避免局部电场堆积造成的耐压跌落,同时减少刻蚀带来的晶格损伤,降低栅氧界面陷阱电荷密度,进一步抑制器件漏电损耗,提升器件阻断耐压水平。