测试控制器及其操作方法、存储器及系统与流程

本公开的实施方式涉及集成电路，尤其涉及一种测试控制器、存储器、存储器系统、测试控制器的操作方法。

背景技术：

1、测试控制器（也可称为本地测试控制器（local test controller，ltc））是存储器中用于测试、初始化及修复管理的硬件模块，可设置于存储器的缓冲器芯片内。测试控制器可通过总线与存储器之外的设备（下文简称为外部设备）通信，也可与缓冲器芯片内部的测试管理控制器（也可称为全局测试控制器（global test controller，gtc））通信。一方面，测试控制器可接收外部设备写入的第一数据信号（例如，测试向量、修复信息等）；另一方面，测试控制器可将存储器的第二数据信号（例如，测试结果、失效位图等）输出至外部设备或测试管理控制器。因此，测试控制器内部存在相反方向的两条数据流，其中入向数据流的流向为外部设备至测试控制器，出向数据流的流向为测试控制器至外部设备或测试管理控制器。

2、随着存储器的小型化和集成度的不断提高，测试控制器需要处理的数据量日益增大，对数据传输效率提出了更高要求。在存储器的上电初始化、出厂测试及失效修复等场景中，测试控制器需要进行大量的数据交互，且入向数据传输和出向数据传输往往需要被独立且高效地进行。

3、然而，在一些相关方案中，测试控制器的数据传输与其内部数据处理之间缺乏有效的解耦机制，导致数据传输效率低下。此外，在需要同时处理入向数据流和出向数据流时，上述问题更为突出。因此，本领域亟需一种能够实现数据流高效解耦、提升数据传输效率并有效控制硬件开销的测试控制器及其操作方法。

技术实现思路

1、本公开的实施方式提供了可至少部分解决上述问题或本领域其他问题的测试控制器、存储器、存储器系统、测试控制器的操作方法。

2、根据本公开的第一方面，提供了一种测试控制器，该测试控制器包括：接口单元、fifo（first in first out，先入先出队列）组和控制逻辑单元，接口单元用于接收第一数据信号，并输出第二数据信号；fifo组与接口单元耦合；控制逻辑单元与fifo组和接口单元耦合，其中fifo组包括用于缓存第一数据信号的第一异步fifo；控制逻辑单元用于根据第一异步fifo的空满状态，生成用于表示测试控制器能否接收第一数据信号的第一就绪信号；和/或，fifo组包括用于缓存第二数据信号的第二异步fifo；控制逻辑单元用于根据第二异步fifo的空满状态，生成用于表示测试控制器能否输出第二数据信号的第二就绪信号。

3、根据本公开的第二方面，提供了一种存储器，该存储器包括：至少一层存储器裸芯；以及与至少一层存储器裸芯耦合的缓冲器芯片，缓冲器芯片包括上述第一方面以及第一方面中任一种可能实现方式中的测试控制器。

4、根据本公开的第三方面，提供了一种存储器系统，该存储器系统包括：上述第二方面以及第二方面中任一种可能实现方式中的存储器；以及与存储器耦合，并用于控制存储器存储数据的存储器控制器。

5、根据本公开的第四方面，提供了一种测试控制器的操作方法，测试控制器包括接口单元、fifo组和控制逻辑单元，fifo组包括第一异步fifo和第二异步fifo中的至少之一，该操作方法包括执行以下操作中的至少之一：通过接口单元接收第一数据信号，并通过第一异步fifo缓存第一数据信号，其中根据第一异步fifo的空满状态，通过控制逻辑单元生成用于表示测试控制器能否接收第一数据信号的第一就绪信号；通过第二异步fifo缓存第二数据信号，并通过接口单元输出第二数据信号，其中根据第二异步fifo的空满状态，通过控制逻辑单元生成用于表示测试控制器能否输出第二数据信号的第二就绪信号。

6、本公开的实施方式所提供的测试控制器、存储器、存储器系统、测试控制器的操作方法，测试控制器包括第一异步fifo和第二异步fifo中的至少之一。第一异步fifo用于缓存进入测试控制器的第一数据信号，第一数据信号经接口单元写入第一异步fifo后暂存，待内部逻辑读取后供后续数据流通使用，由于第一异步fifo的写入与读取互不阻塞，数据接收与内部数据流通之间形成解耦。第二异步fifo用于缓存第二数据信号，第二数据信号经内部写入第二异步fifo后暂存，待接口单元读取后输出，由于第二异步fifo的写入与读取互不阻塞，内部数据供给与数据输出之间形成解耦。此外，控制逻辑单元根据第一异步fifo和第二异步fifo中的至少之一的空满状态生成就绪信号，以表示测试控制器能否接收或输出相应的数据信号，在有效控制硬件开销的基础上，提升了测试控制器的数据传输效率。

7、应当理解，本部分所描述的内容并非旨在标识本公开的实施方式的关键或重要特征，也不用于限制本公开的范围。本公开的其他特征将通过以下的说明书而变得容易理解。

8、根据下面参考附图对示例性实施方式的详细说明，本公开的其他特征及方面将变得清楚。

1.一种测试控制器，其特征在于，包括：

2.根据权利要求1所述的测试控制器，其中，所述测试控制器设置于存储器的缓冲器芯片中，

3.根据权利要求2所述的测试控制器，其中，所述第一异步fifo包括：

4.根据权利要求2所述的测试控制器，其中，所述第二异步fifo包括：

5.根据权利要求2所述的测试控制器，其中，所述控制逻辑单元还用于：

6.根据权利要求5所述的测试控制器，其中，所述缓冲器芯片包括：

7.根据权利要求6所述的测试控制器，其中，所述接口单元还用于：在所述第一就绪信号处于所述有效状态的情况下，接收下一笔所述第一数据信号，

8.根据权利要求1所述的测试控制器，其中，所述接口单元还用于响应于上电初始化指令，接收作为所述第一数据信号的冗余修复信息；和/或

9.根据权利要求1所述的测试控制器，其中，所述测试控制器设置于存储器的缓冲器芯片中，所述缓冲器芯片包括：

10.根据权利要求9所述的测试控制器，其中，所述存储接口控制单元还用于：

11.根据权利要求9所述的测试控制器，其中，所述缓冲器芯片还包括测试管理控制器，所述控制逻辑单元还用于：

12.根据权利要求11所述的测试控制器，其中，所述测试管理控制器还用于：

13.根据权利要求11所述的测试控制器，其中，所述接口单元还用于：在所述第二就绪信号处于所述有效状态的情况下，输出当前的所述第二数据信号，

14.根据权利要求1所述的测试控制器，其中，所述第一异步fifo的缓存容量为2的n次幂，其中n为正整数；和/或

15.一种存储器，其特征在于，包括：

16.一种存储器系统，其特征在于，包括：

17.一种测试控制器的操作方法，其特征在于，所述测试控制器包括接口单元、先入先出队列fifo组和控制逻辑单元，fifo组包括第一异步fifo和第二异步fifo中的至少之一，所述方法包括执行以下操作中的至少之一：

18.根据权利要求17所述的方法，其中，所述测试控制器设置于存储器的缓冲器芯片中，所述测试控制器与位于所述存储器之外的外部设备耦合，所述方法还包括：

19.根据权利要求18所述的方法，其中，所述方法还包括：

20.根据权利要求18所述的方法，其中，所述方法还包括：

21.根据权利要求18所述的方法，其中，所述根据所述第一异步fifo的空满状态，通过所述控制逻辑单元生成用于表示所述测试控制器能否接收所述第一数据信号的第一就绪信号，包括：

22.根据权利要求21所述的方法，其中，所述存储器包括至少一层存储器裸芯，所述缓冲器芯片包括与所述至少一层存储器裸芯耦合的存储接口控制单元，所述测试控制器还包括处理单元，所述方法还包括：

23.根据权利要求22所述的方法，其中，所述方法还包括：

24.根据权利要求17所述的方法，其中，所述通过所述接口单元接收第一数据信号，包括：

25.根据权利要求17所述的方法，其中，所述测试控制器设置于存储器的缓冲器芯片中，所述存储器包括至少一层存储器裸芯，所述缓冲器芯片包括与所述至少一层存储器裸芯耦合的存储接口控制单元，所述方法还包括：

26.根据权利要求25所述的方法，其中，所述方法还包括：

27.根据权利要求25所述的方法，其中，所述缓冲器芯片还包括测试管理控制器，所述根据所述第二异步fifo的空满状态，通过所述控制逻辑单元生成用于表示所述测试控制器能否输出所述第二数据信号的第二就绪信号，包括：

28.根据权利要求27所述的方法，其中，所述通过所述接口单元输出第二数据信号，包括：

29.根据权利要求27所述的方法，其中，所述通过所述接口单元输出第二数据信号，还包括：

30.根据权利要求17所述的方法，其中，所述第一异步fifo的缓存容量为2的n次幂，其中n为正整数；和/或