内存访问桥接方法及系统与流程

本公开涉及存储，特别涉及一种内存访问桥接方法及系统。

背景技术：

1、随着集成电路的快速发展，芯片的功耗表现已成为制约设备续航能力、散热设计与运行可靠性的关键因素。动态随机存取存储器（dynamic random access memory，dram，如 lpddr/ddr 系列）作为系统的主内存，其运行功耗在整个系统功耗中占据显著比重，内存系统的能效优化对提升整机性能与续航能力具有决定性作用。

2、为了降低内存系统的运行功耗，固态技术协会（joint electron deviceengineering council，jedec）在各代际内存标准中均定义了多种低功耗运行模式，例如自刷新（self-refresh）、深度睡眠（deep sleep）等。然而，不同代际内存的低功耗命令格式、时序要求、状态定义均存在差异，增加了基于内存访问桥接设备的桥接场景下统一功耗管控的实现难度。

技术实现思路

1、本公开的目的在于提供一种内存访问桥接方法及系统，能够通过内存访问桥接设备基于内存访问指令和预存内存配置信息生成适配待访问内存的刷新指令，并在刷新指令包含功耗控制指令时控制内存进入相应功耗状态，从而在提高内存访问兼容性的同时，减少系统功耗。

2、为解决上述技术问题，本公开的第一方面提供了一种内存访问桥接方法，具体可以包括如下步骤：基于内存控制器发送的内存访问指令，确定待访问内存；基于预先存储的内存配置信息和内存访问指令，生成待访问内存对应的内存刷新指令，并将内存刷新指令发送至待访问内存；以及在内存刷新指令包括第一功耗控制指令的情况下，控制待访问内存进入第一功耗运行状态；其中，内存控制器的内存代际版本与待访问内存的内存代际版本不同。

3、在上述第一方面的一种可能的实现中，内存访问桥接设备与至少一个内存相连接；方法还包括：向至少一个内存中处于第一功耗运行状态的目标内存，发送第二功耗控制指令；第二功耗控制指令包括主被动电阻调节指令和/或时钟降频指令。

4、在上述第一方面的一种可能的实现中，方法还包括：基于处于第一功耗运行状态的目标内存的数量，控制内存访问桥接设备进入第二功耗运行状态。

5、在上述第一方面的一种可能的实现中，基于处于第一功耗运行状态的目标内存的数量，控制内存访问桥接设备进入第二功耗运行状态，包括如下步骤：在目标内存的数量与内存访问桥接设备连接的内存数量相同的情况下，关闭内存访问桥接设备。

6、在上述第一方面的一种可能的实现中，基于预先存储的内存配置信息和内存访问指令，生成待访问内存对应的内存刷新指令，并将内存刷新指令发送至待访问内存，包括如下步骤：基于预先存储的内存配置信息和内存访问指令，生成待访问内存对应的第三功耗控制指令，并将第三功耗控制指令发送至待访问内存；其中，在内存刷新指令包括第三功耗控制指令的情况下，对内存访问桥接设备接入的至少一个内存进行温度轮询获得内存温度，并根据内存温度控制待访问内存在第三功耗运行状态的刷新频率。

7、在上述第一方面的一种可能的实现中，内存配置信息存储于内存访问桥接设备的非易失性存储器中。

8、在上述第一方面的一种可能的实现中，内存配置信息在内存访问桥接设备的初始化配置阶段，基于内存控制器和内存访问桥接设备的初始化校准过程获取。

9、在上述第一方面的一种可能的实现中，初始化校准过程包括以下操作中的一种或任意多种的组合：按照待访问内存的阻抗校准信息配置内存访问桥接设备的阻抗寄存器；按照待访问内存的时序校准信息配置内存访问桥接设备的时间相位寄存器；以及按照待访问内存的链路校准信息配置内存访问桥接设备与待访问内存的通信链路。

10、在上述第一方面的一种可能的实现中，基于预先存储的内存配置信息和内存访问指令，生成待访问内存对应的内存刷新指令，包括如下步骤：提取内存访问指令包含的内存型号标识；根据内存型号标识，读取预先存储的与内存型号标识对应的标识配置信息，并将标识配置信息作为待访问内存的内存配置信息；基于内存配置信息和内存访问指令，生成内存刷新指令。

11、本公开的第二方面提供了一种内存访问桥接系统，具体可以包括：内存控制器、内存以及内存访问桥接设备；内存访问桥接设备被配置为执行如上第一方面的任一种可能的实现；内存控制器与内存通过内存访问桥接设备通信连接，以实现内存控制器与内存的指令交互和/或数据交互。

12、在上述第二方面的一种可能的实现中，一种内存访问桥接系统，具体可以包括：一个内存控制器、多个内存访问桥接设备以及多个内存；多个内存的内存代际版本与内存控制器的内存代际版本不完全相同；每个内存访问桥接设备对应一个或多个内存。

13、本公开可能带来的有益效果包括但不限于：本公开提供的技术方案创造性地提出了一种应用于内存访问桥接设备的内存访问桥接方法，通过桥接设备解析内存控制器下发的内存访问指令并确定待访问内存，结合本地预先存储的内存配置信息生成适配待访问内存的内存刷新指令并下发，且在内存刷新指令包含第一功耗控制指令时控制待访问内存进入第一功耗运行状态，一方面，实现了单一内存控制器对多代际内存的兼容访问，内存控制器无需感知后端内存的代际差异即可实现灵活的多代际内存接入；另一方面，实现了颗粒粒度的内存低功耗模式切换控制，可仅针对目标内存执行低功耗操作，其余内存仍保持正常可访问状态，兼顾系统性能与功耗优化；此外，内存访问桥接设备可实时掌握各内存的低功耗运行状态，为内存访问桥接设备自身执行低功耗运行状态提供依据，进一步降低了整个系统的功耗。

1.一种内存访问桥接方法，其特征在于，应用于内存访问桥接设备，所述方法包括：

2.根据权利要求1所述的内存访问桥接方法，其特征在于，所述内存访问桥接设备与至少一个内存相连接；

3.根据权利要求1或2所述的内存访问桥接方法，其特征在于，所述方法还包括如下步骤：

4.根据权利要求3所述的内存访问桥接方法，其特征在于，所述基于处于所述第一功耗运行状态的目标内存的数量，控制所述内存访问桥接设备进入第二功耗运行状态，包括如下步骤：

5.根据权利要求1所述的内存访问桥接方法，其特征在于，所述基于预先存储的内存配置信息和所述内存访问指令，生成所述待访问内存对应的内存刷新指令，并将所述内存刷新指令发送至所述待访问内存，包括：

6.根据权利要求1所述的内存访问桥接方法，其特征在于，所述内存配置信息存储于所述内存访问桥接设备的非易失性存储器中。

7.根据权利要求1所述的内存访问桥接方法，其特征在于，所述内存配置信息在所述内存访问桥接设备的初始化配置阶段，基于所述内存控制器和所述内存访问桥接设备的初始化校准过程获取。

8.根据权利要求6所述的内存访问桥接方法，其特征在于，所述初始化校准过程包括以下操作中的一种或任意多种的组合：

9.根据权利要求1所述的内存访问桥接方法，其特征在于，所述基于预先存储的内存配置信息和所述内存访问指令，生成所述待访问内存对应的内存刷新指令，包括：

10.一种内存访问桥接系统，其特征在于，包括：内存控制器、内存以及内存访问桥接设备；所述内存访问桥接设备被配置为执行权利要求1至9中任一项所述的内存访问桥接方法；

11.根据权利要求10所述的内存访问桥接系统，其特征在于，包括：一个内存控制器、多个内存访问桥接设备以及多个内存；