一种混合异构存算一体加速架构及内容感知量化方法

本发明涉及存算一体人工智能芯片，尤其涉及一种混合异构存算一体加速架构及内容感知量化方法。

背景技术：

1、随着大规模人工智能模型在各领域的广泛应用，参数规模的激增与计算复杂度的提升对硬件平台的算力、能效及存储容量提出了严峻挑战。在大语言模型推理与神经网络训练场景下，系统需同时处理海量静态模型参数与频繁更新的动态状态矩阵、中间值，传统冯诺依曼架构下存储与计算单元分离的固有属性，导致数据在跨单元传输时产生显著的功耗与延迟，由此形成的存储墙瓶颈严重制约了大型智能模型的高效部署。

2、为缓解上述瓶颈，存内计算架构通过将计算逻辑与存储单元深度融合，使数据在存储位置直接完成运算，有效降低了搬运开销。目前的存内计算架构设计高度依赖存储器件的技术迭代，sram、edram及fefet、reram等新型非易失性存储器已被广泛应用于相关设计中。现有方案尝试利用不同介质的物理特性以适配差异化数据的存储与计算需求，例如，利用edram高耐久、低功耗读写及面积高效的优势处理高频更新的动态数据，或利用非易失性存储器的高密度、非易失特性实现静态权重的高效存储。

3、然而，现有的存内计算加速方案在适配大型模型的多样化计算需求时仍面临局限。由于缺乏有效的软硬件协同设计，硬件架构难以根据模型数据的重要性特征动态调配资源，导致存储资源无法精准匹配静态权重与动态数据在存储密度、更新频率上的显著差异，进而引发存储利用率低及无效计算冗余。同时，在采用固定精度进行计算时，高频的电压输入会加速新型非易失性存储器件的极化或阻变特性退化，致使系统难以在维持计算精度的同时，兼顾运行能效与硬件的长期可靠性。

技术实现思路

1、本发明提供一种混合异构存算一体加速架构及内容感知量化方法，用以解决现有技术中存算一体架构存储介质单一导致无法兼顾差异化数据需求、以及固定计算精度造成的无效计算冗余与存储器件性能退化的缺陷，实现高能效、高可靠性的大型智能模型加速部署。

2、本发明提供一种混合异构存算一体加速架构，包括：

3、内容感知量化模块，用于基于数据重要性特征对输入数据和权重数据进行差异化精度量化，生成精度配置信息；

4、非易失性存储器存算一体电路，包括精度适配接口，用于存储静态数据并执行并行乘累加运算；所述非易失性存储器存算一体电路基于所述精度配置信息通过所述精度适配接口动态调整读出电路的采样精度，以生成对应的静态数据计算结果；

5、嵌入式动态随机存取存储器存算一体电路，用于存储动态数据并执行高频更新计算任务；

6、所述嵌入式动态随机存取存储器存算一体电路包括交互层，所述交互层用于将所述静态数据计算结果与所述嵌入式动态随机存取存储器存算一体电路自身的高频更新计算结果进行融合运算。

7、根据本发明提供的混合异构存算一体加速架构，所述非易失性存储器存算一体电路包括：

8、交叉阵列结构，所述交叉阵列结构的每个交叉点对应设置一个非易失性存储单元，所述交叉阵列结构用于在存储阵列内部直接完成计算；

9、驱动电路，与所述交叉阵列结构连接，用于将输入数据或编程数据转化为对应的电信号并施加于所述交叉阵列结构的字线上；

10、读出电路，与所述交叉阵列结构连接并受所述精度适配接口控制，用于根据所述精度配置信息动态调整采样精度；

11、累加器，所述累加器用于对模数转换后的数据进行按权值累加；

12、数据缓冲器，所述数据缓冲器用于暂存所述静态数据计算结果并将其传输至所述交互层。

13、根据本发明提供的混合异构存算一体加速架构，所述非易失性存储器存算一体电路被配置为具有相互独立的编程状态与计算状态：

14、在所述编程状态下，所述驱动电路用于将经量化后的权重数据写入所述交叉阵列结构中，以将所述权重数据映射为所述非易失性存储单元的物理状态；

15、在所述计算状态下，所述驱动电路用于将输入数据转化为电压信号施加于所述交叉阵列结构的字线上，以使各所述非易失性存储单元根据所述物理状态产生对应的漏极电流，并由所述读出电路进行累积以完成乘累加运算。

16、根据本发明提供的混合异构存算一体加速架构，所述嵌入式动态随机存取存储器存算一体电路包括：

17、阵列层，由多个嵌入式动态随机存取存储器块组成，每个所述嵌入式动态随机存取存储器块包含由存储单元组成的存储阵列，且同一行的八个相邻存储单元用于存储一个八比特动态数据，并连接至所述嵌入式动态随机存取存储器块内的局部加法树，以完成乘累加运算的初步累加；

18、驱动层，集成字线译码器、位线驱动电路与读出电路，所述读出电路包含灵敏放大器，所述灵敏放大器用于将读出的模拟信号转换为数字信号；所述驱动层用于执行所述嵌入式动态随机存取存储器存算一体电路的时序控制与数据驱动；

19、交互层，包含数据缓冲器与接口电路，用于暂存所述静态数据计算结果及所述嵌入式动态随机存取存储器存算一体电路自身的计算结果，并将所述静态数据计算结果与所述嵌入式动态随机存取存储器存算一体电路自身计算结果进行融合运算。

20、根据本发明提供的混合异构存算一体加速架构，所述嵌入式动态随机存取存储器存算一体电路的单元结构包括二管嵌入式动态随机存取存储器单元或五管嵌入式动态随机存取存储器单元，且所述二管嵌入式动态随机存取存储器单元和所述五管嵌入式动态随机存取存储器单元兼容于同一架构；

21、其中，所述二管嵌入式动态随机存取存储器单元采用双晶体管结构并依托存储晶体管栅极的寄生电容实现数据存储，且通过分离的读写端口与控制线路实现读写分离；

22、所述五管嵌入式动态随机存取存储器单元在所述二管嵌入式动态随机存取存储器单元的基础上增设三个辅助晶体管，用于接收输入数据并在单元内部完成乘法计算；

23、所述嵌入式动态随机存取存储器存算一体电路在活跃推理过程中，利用动态数据的高频更新操作作为存储单元的隐式刷新周期，以实现无额外刷新周期的运行。

24、根据本发明提供的混合异构存算一体加速架构，所述内容感知量化模块采用轻量化统计标准计算得到重要性指标，所述轻量化统计标准的计算表达式为单组数据绝对值的最大值与该组数据均方根值的比值；

25、且所述内容感知量化模块基于所述重要性指标与对应维度的预设阈值的比较结果，将数据划分为：

26、大于所述预设阈值的高重要性数据，采用八比特精度进行量化；以及，小于或等于所述预设阈值的低重要性数据，采用四比特精度进行量化；

27、所述非易失性存储器存算一体电路在处理所述低重要性数据时，通过减少计算周期的次数，降低所述非易失性存储单元接收高压输入的频率。

28、根据本发明提供的混合异构存算一体加速架构，所述内容感知量化模块分别执行以下维度的量化：

29、针对同一批输入至所述非易失性存储器存算一体电路的输入数据，以输入数据令牌为单位计算第一重要性指标并执行量化；以及，

30、针对存储于所述非易失性存储器存算一体电路中的静态数据，以权重输出通道为单位计算第二重要性指标并执行量化。

31、根据本发明提供的混合异构存算一体加速架构，所述非易失性存储器存算一体电路采用比特串行输入方式处理四比特精度数据，每个时钟周期输入一个比特位的输入数据，且所述四比特精度的数据仅需四个时钟周期完成输入，以减缓所述非易失性存储单元的极化或阻变特性退化。

32、根据本发明提供的混合异构存算一体加速架构，经过量化后的权重数据存储于所述交叉阵列结构中，其中，四比特精度的权重由四个连续的非易失性存储单元存储，八比特精度的权重由八个连续的非易失性存储单元存储。

33、本发明还提供一种内容感知量化方法，利用如上任一种所述的混合异构存算一体加速架构实现，所述方法包括：

34、基于待处理数据的重要性特征，分别针对输入数据令牌及权重输出通道利用轻量化统计标准计算第一重要性指标及第二重要性指标；

35、将所述第一重要性指标、所述第二重要性指标分别与第一预设阈值、第二预设阈值进行比对，根据比对结果分别动态分配四比特或八比特量化精度，并生成精度配置信息；

36、将所述精度配置信息同步至所述非易失性存储器存算一体电路的精度适配接口，以使所述非易失性存储器存算一体电路动态调整读出电路的采样精度；

37、根据所述精度配置信息控制所述非易失性存储器存算一体电路的计算周期，通过减少低重要性数据的输入周期数，降低所述非易失性存储单元接收高压输入的频率。

38、本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述任一种所述内容感知量化方法。

39、本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述内容感知量化方法。

40、本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述内容感知量化方法。

41、本发明提供的一种混合异构存算一体加速架构及内容感知量化方法，通过内容感知量化模块对输入及权重数据进行差异化精度量化，并由非易失性存储器存算一体电路与嵌入式动态随机存取存储器存算一体电路构成的混合异构硬件架构协同处理，一方面利用不同存储介质的物理特性分别适配静态数据长期存储与动态数据高频更新的差异化需求，打破了单一存储介质的资源利用局限，大幅降低了数据在存储与计算单元间搬运产生的功耗与延迟；另一方面，通过量化模块生成的精度配置信息与非易失性存储器存算一体电路的精度适配接口深度协同，实现了硬件计算精度与数据重要性特征的动态匹配，在有效减少无效计算冗余、提升计算能效的同时，能够动态调整读出电路的采样精度，从而在减少不必要计算开销的基础上，降低了非易失性存储器件的使用损耗，延长器件整体循环寿命，最终通过交互层实现的融合运算，在保障大型智能模型计算准确率的前提下，实现了计算精度、硬件能效与器件可靠性的协同优化。