一种三维存算一体架构及运算方法

本发明涉及存算一体架构，尤其涉及一种三维存算一体架构及运算方法。

背景技术：

1、传统的存算一体架构一般采用权值固定的内积架构。将权值数据预先存储和排布在存储阵列内部，通过从外部加载输入向量，实现输入向量和权值数据的乘累加运算。权值固定可以最大程度减少访问权值数据缓存开销。但是，这种权值固定架构，每访问一次权值数据，权值数据只被当前的输入数据使用，只被复用一次，权值数据在单次运算后即被消耗，无法用于后续输入。权值数据复用次数少会增大整体任务的计算次数，降低计算效率。

技术实现思路

1、本发明的目的在于提供一种三维存算一体架构及运算方法，用于解决现有存算一体架构的权值数据只能复用一次导致的计算次数多，计算效率低的问题。

2、为了实现上述目的，本发明提供如下技术方案：

3、第一方面，本发明提供一种三维存算一体架构，包括：矩阵乘阵列、输入矩阵、权值矩阵以及存储单元；

4、所述矩阵乘阵列为三维阵列；所述输入矩阵与所述矩阵乘阵列的第一输入端相连，所述权值矩阵与所述矩阵乘阵列的第二输入端相连；所述存储单元与所述矩阵乘阵列的输出端相连；

5、所述矩阵乘阵列用于对所述输入矩阵和所述权值矩阵进行内外积混合运算；所述输入矩阵沿所述矩阵乘阵列的第一维度方向进行广播，所述权值矩阵沿所述矩阵乘阵列的第二维度方向进行广播；

6、所述存储单元用于对所述矩阵乘阵列的输出结果进行存储。

7、可选的，所述存储单元由多个igzo动态累加器组成，多个所述igzo动态累加器以二维平面阵列的形式排列。

8、可选的，所述矩阵乘阵列在第一平面上将所述输入矩阵的每个列向量分别与所述权值矩阵的各行向量做外积计算，所述矩阵乘阵列在第三维度方向上将所述输入矩阵的每个行向量分别与所述权值矩阵的各列向量做内积计算；所述第一平面为所述第一维度方向和所述第二维度方向所组成的平面。

9、可选的，所述igzo动态累加器包括第一igzo管，第二igzo管，第三igzo管，第四igzo管，第一nmos管以及第二nmos管，所述第一igzo管的栅极与时钟信号相连，所述第一igzo管的漏极与矩阵乘阵列的输出端相连，所述第一igzo管的源极与所述第一nmos管的栅极、所述第二igzo管的栅极相连，所述第一nmos管的漏极与所述第二igzo管的源极以及所述第三igzo管的源极相连，所述第二igzo管的漏极接地，所述第三igzo管的栅极与所述时钟信号的反相信号相连，所述第三igzo管的漏极与所述第二nmos管的栅极以及第四igzo管的栅极相连，所述第二nmos管的漏极与所述第四igzo管的源极相连，所述第四igzo管的漏极接地。

10、可选的，所述矩阵乘阵列包括多个乘加计算单元，多个所述乘加计算单元以三维阵列的形式排列，所述乘加计算单元用于将对应的输入数据和对应的权值数据进行乘累加计算；所述乘加计算单元包括乘法器和加法器，所述乘法器的输出端与所述加法器的输入端相连；所述乘法器的第一输入端与所述输入矩阵相连，所述乘法器的第二输入端与所述权值矩阵相连，所述加法器的输出端与对应的igzo动态累加器的输入端相连，相邻两个乘加计算单元的输出端相连。

11、可选的，所述矩阵乘阵列包括多个cmos管，多个所述cmos管以三维阵列的形式排列，所述cmos管的栅极连接对应的输入数据，所述cmos管的源极连接对应的权值数据，所述cmos管的漏极连接igzo动态累加器的的输入端，相邻两个cmos管的漏极相连。

12、可选的，所述三维存算一体架构还包括权值存储阵列，所述权值存储阵列与放大电路的输入端相连，所述放大电路的输出端与所述权值矩阵相连。

13、可选的，所述输入矩阵用于将输入数据转换为输入电压信号，所述权值矩阵用于将权值数据转换为权值电压信号，cmos管的源极电流与所述输入电压信号和权值电压信号的乘积成正比。

14、与现有技术相比，本发明提供的一种三维存算一体架构，包括：矩阵乘阵列、输入矩阵、权值矩阵以及存储单元；矩阵乘阵列为三维阵列；输入矩阵与矩阵乘阵列的第一输入端相连，权值矩阵与矩阵乘阵列的第二输入端相连；存储单元与所述矩阵乘阵列的输出端相连；矩阵乘阵列用于对输入矩阵和权值矩阵进行内外积混合运算；本申请的输入矩阵沿矩阵乘阵列的第一维度方向进行广播，可以使得输入数据与第一维度方向的所有权值数据分别进行计算，实现输入数据的多次复用，权值矩阵沿矩阵乘阵列的第二维度方向进行广播，可以使得权值数据与第二维度方向上的所有输入数据分别进行计算，实现权值数据的多次复用，且由于矩阵乘阵列为三维阵列，输入阵列的每个行向量或列向量中的每个数据都能够实现多次复用，权值矩阵的每个行向量或列向量的每个数据都能够实现多次复用。通过本申请的三维存算一体架构可以极大的减小计算次数，提高数据的计算效率，另外存储单元的设置能够实现对计算结果的存储。

15、第二方面，本发明还提供一种三维存算一体架构的运算方法，应用于一种三维存算一体架构，所述三维存算一体架构包括矩阵乘阵列、输入矩阵、权值矩阵以及存储单元；所述矩阵乘阵列为三维阵列；所述输入矩阵与所述矩阵乘阵列的第一输入端相连，所述权值矩阵与所述矩阵乘阵列的第二输入端相连；所述存储单元与所述矩阵乘阵列的输出端相连；

16、对所述输入矩阵和所述权值矩阵进行内外积混合运算，得到输出结果；所述输入矩阵沿所述矩阵乘阵列的第一维度方向进行广播，所述权值矩阵沿所述矩阵乘阵列的第二维度方向进行广播；

17、对所述输出结果进行存储。

18、可选的，所述对所述输入矩阵和所述权值矩阵进行内外积混合运算之前还包括：

19、将输入数据映射到所述输入矩阵中，在权值存储阵列中读取权值数据，并将所述权值数据映射到所述权值矩阵中。

20、与现有技术相比，本发明提供的一种三维存算一体架构的运算方法的有益效果与上述技术方案所述一种三维存算一体架构的有益效果相同，此处不做赘述。

1.一种三维存算一体架构，其特征在于，包括：矩阵乘阵列、输入矩阵、权值矩阵以及存储单元；

2.根据权利要求1所述三维存算一体架构，其特征在于，所述存储单元由多个igzo动态累加器组成，多个所述igzo动态累加器以二维平面阵列的形式排列。

3.根据权利要求1所述三维存算一体架构，其特征在于，所述矩阵乘阵列在第一平面上将所述输入矩阵的每个列向量分别与所述权值矩阵的各行向量做外积计算，所述矩阵乘阵列在第三维度方向上将所述输入矩阵的每个行向量分别与所述权值矩阵的各列向量做内积计算；所述第一平面为所述第一维度方向和所述第二维度方向所组成的平面。

4.根据权利要求2所述三维存算一体架构，其特征在于，所述igzo动态累加器包括第一igzo管，第二igzo管，第三igzo管，第四igzo管，第一nmos管以及第二nmos管，所述第一igzo管的栅极与时钟信号相连，所述第一igzo管的漏极与矩阵乘阵列的输出端相连，所述第一igzo管的源极与所述第一nmos管的栅极、所述第二igzo管的栅极相连，所述第一nmos管的漏极与所述第二igzo管的源极以及所述第三igzo管的源极相连，所述第二igzo管的漏极接地，所述第三igzo管的栅极与所述时钟信号的反相信号相连，所述第三igzo管的漏极与所述第二nmos管的栅极以及第四igzo管的栅极相连，所述第二nmos管的漏极与所述第四igzo管的源极相连，所述第四igzo管的漏极接地。

5.根据权利要求1所述三维存算一体架构，其特征在于，所述矩阵乘阵列包括多个乘加计算单元，多个所述乘加计算单元以三维阵列的形式排列，所述乘加计算单元用于将对应的输入数据和对应的权值数据进行乘累加计算；所述乘加计算单元包括乘法器和加法器，所述乘法器的输出端与所述加法器的输入端相连；所述乘法器的第一输入端与所述输入矩阵相连，所述乘法器的第二输入端与所述权值矩阵相连，所述加法器的输出端与对应的igzo动态累加器的输入端相连，相邻两个乘加计算单元的输出端相连。

6.根据权利要求1所述三维存算一体架构，其特征在于，所述矩阵乘阵列包括多个cmos管，多个所述cmos管以三维阵列的形式排列，所述cmos管的栅极连接对应的输入数据，所述cmos管的源极连接对应的权值数据，所述cmos管的漏极连接igzo动态累加器的的输入端，相邻两个cmos管的漏极相连。

7.根据权利要求1所述三维存算一体架构，其特征在于，所述三维存算一体架构还包括权值存储阵列，所述权值存储阵列与放大电路的输入端相连，所述放大电路的输出端与所述权值矩阵相连。

8.根据权利要求1所述三维存算一体架构，其特征在于，所述输入矩阵用于将输入数据转换为输入电压信号，所述权值矩阵用于将权值数据转换为权值电压信号，cmos管的源极电流与所述输入电压信号和权值电压信号的乘积成正比。

9.一种三维存算一体架构的运算方法，应用于权利要求1-8任意一项权利要求所述一种三维存算一体架构，其特征在于，所述三维存算一体架构包括矩阵乘阵列、输入矩阵、权值矩阵以及存储单元；所述矩阵乘阵列为三维阵列；所述输入矩阵与所述矩阵乘阵列的第一输入端相连，所述权值矩阵与所述矩阵乘阵列的第二输入端相连；所述存储单元与所述矩阵乘阵列的输出端相连；

10.根据权利要求9所述一种三维存算一体架构的运算方法，其特征在于，所述对所述输入矩阵和所述权值矩阵进行内外积混合运算之前还包括：