可编程多芯光子集成电路和相关操作方法

1.本发明涉及一种可编程多芯光子集成电路，包括至少一个可编程光子模块或芯，和/或其他光子单元，如特定的高性能块，能够通过适当地编程其资源、在电路和块内路由以实现多功能操作以及选择其输入和输出端口来实现多用途信号处理。本发明还涉及以模块化多芯方法布置的可扩展可编程光子集成电路，以增加整个系统的处理能力和/或增加由复杂光子电路和并行化实现的大量功能以及相关操作方法。


背景技术：

2.可编程多功能光子学(pmp)寻求设计集成光学硬件的通用、多用途配置，可以通过对大量可重新配置的基本处理元件或单元进行适当编程来实现各种功能。不同的作者已经涵盖了为基于级联分束器或马赫-曾德尔干涉仪(mzi)的可编程电路提出不同配置和设计原则的理论工作。这些建议提供了实现可编程电路的多功能硬件解决方案，但它们都没有解决限制其发展和实际使用的可扩展性挑战。
3.可编程多功能光子学的性能及其完成复杂操作的能力与可集成的可调谐单元和基本处理元件的数量成正比。这些架构受到集成电子器件在每个芯片的晶体管数量方面面临的类似限制的困扰。
4.在可编程多用途集成光子电路的情况下，迄今为止报告的实验演示主要是可调谐元件的小规模集成的概念证明。可扩展性限制源于：基本单元的最大数量，这又受到所采用光刻工艺的空间量和掩模版尺寸的限制，电路和光学接口内部的累积损耗，接口和封装大量电子端口的能力，以及最后接口大量光学端口的能力。
5.关于累积损耗，即使考虑到无限数量的可编程单位单元，电路的最大尺寸也会受到由于通过波导和处理器芯内的组件传播而产生的光功率损耗的限制。
6.关于电气接口，控制信号的电气路由施加了消耗设计足迹的有价值部分的系统开销。在某些情况下，路由轨道的分布需要在电路上扩展光学组件的重新分布，以确保片上电气层和光学层之间的匹配。这会造成空间量问题，并限制最终集成密度。
7.当需要使用外围高性能构建块时，在大规模单芯可编程光子处理器中可以发现低效的编程。当高性能构建块的位置对于所需的功能来说不是最佳的，并且信号被迫通过芯传输相对较长的距离时，就会出现这个问题。这给电路带来了额外的损耗，并增加了对处理器中资源的需求，这些资源仅用于内部互连目的。
8.为了减轻上述限制，需要一种解决方案来缩放电路中可编程单元的数量。
9.多芯处理器在电子领域是众所周知的，其中这些架构围绕着在一个处理器中放置两个或多个计算单元或芯的利用。该体系结构基于给定时钟周期内的“分而治之”策略，从而当物理限制带来规模化挑战时，采用“横向扩展”方法[add ref.,10.1.1.687.5977,(venu,2011)]。
[0010]
在光子集成电路(pic)中，已经提出了一些多芯架构，主要是为了在芯片上实现互连网络，这些互连网络又被应用于数据中心和收发器。它们采用不同类型的芯：光子交叉点
矩阵开关、光子广播和选择以及波分复用(wdm)电路路由器和电子处理器。
[0011]
1.交叉点开关[(a.shacham,2007),(luca ramini,2012)]:
[0012]
这种方法依赖于实现交叉点交换矩阵的芯的连接。这种方法的每个“基本单元”通常由以矩阵布局布置的环形谐振器组成，每个节点上都有基本单元。一些实施方式还包括使用集成波分复用操作的多通道波导总线。
[0013]
2.广播和选择，wdm电路路由[(t.alexoudi,2019),(martijn heck,2014)]:
[0014]
这种方法依赖于使用mux-demux器件，如阵列波导光栅和/或定向耦合器或mmi的树以及选择性单元，其可以是半导体光放大器或环形谐振器的形式。
[0015]
3.光子辅助电子多芯处理器。
[0016]
这种方法依赖于通过光子链路互连的电子处理器。为此，该架构要求光子组件从电子域转换到光学域(调制器)，并且光电探测器将信号从光学域转换到每个芯中的电子域。电子芯之间的互连是通过不同技术通过光子网络实现的。
[0017]
这些方法有几个共同点，即：
[0018]
a.光子芯：
[0019]
1.基于通常应用于网络路由或光互连(即不承载任何光信号处理任务)的固定应用特定块(交换矩阵和/或解复用器)。
[0020]
2.依靠开关而不是可调谐耦合器，即两个芯都在1或0的开/关数字状态下工作，开关打开或关闭，而不使用耦合器中的中间状态。
[0021]
3.在其布局中是固定的和刚性的。虽然两者都可以用于选择性地将信道路由到各种输出，但它们不能用于执行任何其他功能或根据需要复制任何其他电路。
[0022]
b.电子芯：
[0023]
1.光子学仅用于帮助电子芯之间的互连。
[0024]
2.与电子芯的每个接口都需要电光和光电光子组件。
[0025]
发明概述
[0026]
这里描述的本发明的目的解决了上述可编程光子集成电路的可扩展性和性能问题，并且允许通过多芯架构来设计和实现可扩展的可编程光子集成电路，其中两个或更多个可编程光子芯和/或额外的高性能块互连，因此在大规模电路的制造、性能、电气/光学接口和可扩展性方面，为现有方法提供了明显的技术优势。此外，多芯模块化方法能够快速高效地设置并行和多任务计算和/或处理操作，并利用它们固有优势。
[0027]
本发明的目的是基于多用途可编程光子处理器的芯的互连。每个芯包括光子门的可重构光波导网格布置，其执行基本光学模拟操作(可重构光功率和能量分配以及独立相移)。此外，每个芯可以包括一组专门设计用于执行复杂光子和电光操作的高性能光子块。先前组件/资源的组合和互连定义了单个模块或芯。因此，鉴于上述，可以观察到，本发明的当前目的允许一个或多个同时的光子电路和/或线性多端口变换，这是通过适当地编程它们的资源，也就是说，每个芯的相应的可编程光子电路以及输入和输出端口来实现的。
[0028]
本发明涉及一种可编程多芯光子集成电路，包括：
[0029]-至少两个光子块,其中所述至少两个光子块中的至少一个是可编程光子芯，包括:
[0030]
i.光子门的可重构光波导网格布置，被配置为执行光学模拟操作；
[0031]
其中所述至少一个可编程光子芯被配置为被编程和重新配置以经由非递归、递归或组合的递归和非递归信号传播来提供信号处理任务。
[0032]
任选地，所述至少一个可编程光子芯中的每一个还包括被配置为执行光子和电光操作的一组内部高性能光子块。
[0033]
任选地，所述至少一个可编程光子芯中的每一个还包括光学i/o端口,其中所述至少一个可编程光子芯中的每一个经由所述光学i/o端口连接到所述至少一个可编程光子芯。
[0034]
任选地，所述至少一个可编程光子芯中的每一个还包括一组过渡高性能光子块，被配置为执行光子和电光操作，并且另外被连接到所述光学i/o端口。
[0035]
任选地，所述至少一个可编程光子芯中的每一个与通信网络相结合，所述通信网络被配置为路由来自所述至少一个可编程光子芯中的每一个的光信号。
[0036]
任选地，所述至少一个可编程光子芯中的每一个连接到相邻的可编程光子芯。
[0037]
任选地，所述至少一个可编程光子芯中的每一个还包括辅助切换或路由层。
[0038]
任选地，所述至少一个可编程光子芯中的每一个连接到不相邻的可编程光子芯。
[0039]
任选地，所述至少一个可编程光子芯中的每一个通过至少一个光学i/o端口直接连接到分配网络。
[0040]
任选地，连接所述至少一个可编程光子芯的分配网络被配置为在每个可编程光子芯上分配专用路由块。
[0041]
任选地，连接所述至少一个可编程光子芯的分配网络被配置为在集中式子系统上分配专用路由块。
[0042]
任选地，所述至少一个可编程光子芯分布在二维层上。
[0043]
任选地，所述至少一个可编程光子芯分布在三维堆叠层上，每个层包括一个可编程光子芯。
[0044]
任选地，所述至少一个可编程光子芯分布在三维堆叠层上，每个层包括至少一个可编程光子芯。
[0045]
任选地，可编程多芯光子集成电路还包括光学连接器或耦合器，被配置为实现所述层的所述至少一个可编程光子芯之间的互连。
[0046]
任选地，可编程多芯光子集成电路还包括集成平台，其中所述至少两个光子块物理互连。
[0047]
任选地，所述至少两个光子块被光学和电连接。
[0048]
任选地，可编程多芯光子集成电路还包括至少一个光功率监测器，其中所述至少一个可编程光子芯被连接。
[0049]
任选地，可编程多芯光子集成电路还包括面向应用的块，诸如传感器、检测器、天线、测量、传输块、从dac或adc中选择的电子ic、驱动器、监视器和/或放大器，其中所述至少一个可编程光子芯被连接。
[0050]
任选地，可编程多芯光子集成电路还包括驱动致动器或片上致动器/接收器的电气子系统、监控光电读出的电气子系统以及运行优化和配置程序的电子处理器或微处理器。
[0051]
任选地，可编程多芯光子集成电路还包括分布在不同子系统上的控制平面和/或
软件层，被配置为控制所述至少一个可编程光子芯。
[0052]
任选地，可编程多芯光子集成电路还包括聚集在单个系统上的控制平面和/或软件层，所述单个系统被配置为控制所述至少一个可编程光子芯。
[0053]
任选地，所述至少一个可编程光子芯中的每一个连接到多个相邻的可编程光子芯。
[0054]
任选地，所述通信网络是专用通信网络，被配置为路由来自所述至少一个可编程光子芯中的每一个的光信号。
[0055]
任选地，所述通信网络是专用通信网络，被配置为允许可编程光子芯通过辅助切换或路由层与其他不相邻的可编程光子芯互连。
[0056]
任选地，可编程多芯光子集成电路被实现并集成在芯片上。
[0057]
任选地，所述芯片遵循均匀pic集成，其中所述至少一个可编程光子芯集成在同一基板上。
[0058]
任选地，所述芯片遵循异构pic集成，其中所述至少一个可编程光子芯集成在同一基板上。
[0059]
任选地，所述芯片遵循板上集成(类芯片)方法，其中公共基板或公共平台用于应用即插即用连接，以基于处理器的期望性能来布置所述至少一个可编程光子芯。
[0060]
本发明还涉及操作上述可编程多芯光子集成电路的方法，其中所述方法包括连接并利用所述至少一个可编程光子芯，使得来自一个可编程序光子芯的信号以其中所述可编程光子集成电路串联进行的特定顺序进入至少其他可编程光子芯。
[0061]
任选地，该方法包括连接和利用所述至少一个可编程光子芯，使得来自一个可编程光子芯的信号以特定顺序进入至少其他可编程光子芯，其中可编程光子集成电路在将信号组合在不同的可编程光子芯上之前，在至少一个可编程光子芯上分离和处理信号。
[0062]
任选地，该方法包括对所述至少一个可编程光子芯进行编程，以同时执行并行运行的独立任务。
[0063]
基于本发明的可编程多芯光子集成电路的所提出的光子架构极大地增加了现场可编程光子硬件方法所固有的一系列优点，通过本发明引入的电路拓扑来扩展。这些包括：
[0064]
多用途可编程光子电路的可扩展性。
[0065]
缩短生产和上市时间。
[0066]
降低原型开发和非经常性工程成本。
[0067]
减少开发创意并将其转化为aspic的财务风险。
[0068]
多功能和多任务操作。
[0069]
电路优化。
[0070]
常规布局和减少空间量。
[0071]
可编程光子模拟块的产量和再现性更好。
[0072]
大量不受几何因素约束的替代电路拓扑。
[0073]
更复杂和多功能电路的编程。更多端口，即输入和输出。
[0074]
增强的功能。
[0075]
改进了光学和电气接口。
[0076]
编程更大、更复杂的电路时性能更好。
[0077]
减少和减轻光学串扰和调谐串扰。
[0078]
具有较小设计和验证成本的未来可扩展性。
[0079]
提出的基于本发明的可编程多芯光子集成电路的方案适用于以下应用：
[0080]
航空航天和国防(航空电子、通信、安全解决方案、航天)。
[0081]
汽车(高分辨率视频、图像处理、车辆网络和连接、汽车信息娱乐)。
[0082]
数据中心(服务器、路由器、交换机、网关)。
[0083]
高性能计算(服务器、超级计算机、sigint系统、雷达、波束形成系统、量子计算、神经网络)。
[0084]
集成电路设计(aspic原型、硬件仿真)。
[0085]
有线和无线通信(光传输网络、网络处理5g连接接口、移动回程)。
[0086]
硬件加速器。
[0087]
机器和深度学习应用程序。
[0088]
人工智能。
[0089]
智能收发器。
[0090]
量子光子处理器。
[0091]
因此，本发明中提出的技术创新提出了多芯可编程光子集成处理器的架构以及工作流程和控制协议，其能够实现可编程处理单元的大规模集成，并且能够利用多个任务的并行化。与当前体系结构相比，它同时带来了显著的性能改进。它在几个方面实现了功能的改进，包括但不限于可扩展性、性能和多任务效率。
[0092]
本发明的光子芯不仅仅是可编程互连子系统，其不能被编程和重新配置以通过非递归或递归信号传播提供信号处理任务。因此，这些芯对应用程序无关的额外自由度产生影响。这里的整个设备可以被定义为可重构信号处理芯的可重构网络。
[0093]
附图简述
[0094]
为了补充正在进行的描述，并且为了帮助更好地理解本发明的特征，根据本发明的优选实施例，所述描述作为其组成部分附有一组附图，其中以说明性和非限制性的方式表示了以下内容：
[0095]
图1显示了本发明所提出的光子架构的示意图的非限制性示例，其中该图示显示了具有无缝互连的多芯的实现示例。
[0096]
图2显示了本发明所提出的光子架构的示意图的非限制性示例。
[0097]
图3显示了本发明所提出的光子结构的示意图的非限制性示例。
[0098]
图4显示了本发明提出的光子架构的示意图的非限制性示例。
[0099]
图5显示了本发明提出的光子架构的示意图的非限制性示例。
[0100]
图6显示了本发明提出的光子架构的示意图的非限制性示例。
[0101]
图7(左)显示了本发明提出的光子架构的示意图的非限制性示例。图7(右)显示了本发明提出的光子架构的示意图的非限制性示例。
[0102]
图8显示了本发明提出的光子架构的示意图的非限制性示例。
[0103]
发明详述
[0104]
在本发明的目的的优选实施例中，提供了如图1所示的装置，其中一组至少两个，但最好是大量的多用途可编程光子电路被聚合并连接在模块或芯中，其中可编程光子集成
电路的每个模块或芯与其他可编程光子电路或附加功能块(可以是高性能块、特定功能块或其他此类单元)结合使用。这些模块具有可编程特性，并在光子芯片上执行光信号处理。考虑到图1中的设计没有假设每个芯或模块中存在的多用途可编程光子电路的任何特定互连几何结构或拓扑结构，并且此处显示的最终设计仅用于说明目的。尽管可以考虑各种子芯架构，但这里我们将用连接到一组8个高性能构建模块和过渡高性能构建块的非常基本的六边形波导网格来说明设计。图1-3显示了可能的互连和架构选项的示例，但不限于这些示例。特别是，对于具有无缝互连架构的特定多芯，所述多芯可编程光子处理器的方案如图1所示。在此架构中，每个处理芯通过其光学i/o端口与多达4个相邻芯连接。该模块与其相邻芯的复制和互连导致其表征为简单、可扩展、设计成本和多功能的直接处理网络。一些设计变型可以包括放置在光学接口中的高性能构建块，以执行特定功能，包括但不限于光学信号放大和非线性操作。
[0105]
在某些情况下，访问内芯而不需要直接访问其内部资源或具有可以通过软件控制根据需要支持这两者的硬件是有益的。图2显示了本发明所提出的光子架构的示意图的非限制性示例，其中该图示显示了具有分布式互连的多芯的实现的实现示例。在该架构中，每个处理芯与通信网络相结合，该通信网络路由来自每个模块化芯的光信号。该模块与其相邻芯的复制和互连导致芯片上通信和处理网络，其特征在于其效率、可扩展性、设计成本和多功能性。该体系结构与现场可编程光子门阵列体系结构类似，其中用户可以访问大量的通用处理资源。与前面的方法一样，设计没有集中的资源，随着芯数量的增加，资源会变得更大、更复杂。因此，设计复杂性和验证复杂性与芯计数无关。
[0106]
前两种方法不允许彼此不相邻的芯直接互连。图3显示了本发明所提出的光子架构的示意图的非限制性示例，其中该图示显示了具有集中式互连的多芯的实现示例。该方案允许给定芯与采用辅助交换/路由层的其他非相邻芯互连。这种设计在内芯数量减少的多芯中很有趣，但它以可扩展性问题为代价，并且需要为每次硬件升级进行额外的验证和定制。
[0107]
通过适当地编程每个芯或模块，多用途多芯可编程光子处理器可以通过将复杂的光学处理电路离散化为可编程光子处理的不同互连模块来实现复杂的自主和/或并行光子电路和信号处理转换。然后，目标是实现模块化方法提供的功能优势，提高性能、可扩展性、多功能性，并增加新的更高处理能力。
[0108]
特别地，图4-6中示出了本发明，其中示出了如何通过所提出的设备的编程来配置复杂的光信号处理电路。特别是，我们展示了具有无缝互连架构的多芯如何编程分布在4个芯中的复杂电路，添加并行工作的电路部分的能力，以及执行独立多任务操作的能力。
[0109]
多用途多芯可编程光子处理器在可扩展互连结构中结合了基本可编程光子处理机的可编程性，允许可编程电路具有可扩展处理能力，并具有增强的电路并行化等附加功能。因此，处理复杂性来自内芯内部和内芯之间的互连性。此外，它还解决了与可编程光子电路的可扩展性相关的主要问题，在这些问题中，增加其可编程单元的密度是以对抗性效应为代价的，如光学串扰、调谐串扰、不可扩展的光学和电接口以及制造工艺的有限空间量。多芯可编程光子处理器架构包括多个通用芯的互连，并作为一种优雅的解决方案出现，以扩展传统光子处理器的性能。由于当电路中集成了大量可编程单元时，单芯处理器的可扩展性限制会加剧，因此一种简单的方法是使用集成和互连几个较小芯的架构。
[0110]
包括所有互连块的整个设备的控制可以使用用于驱动每个芯的单独软件来执行，或者可以添加到一个软件接口中，从而形成驱动、编程、控制和重新配置整个硬件的共同手段。通用软件使资源的智能编程和管理能够在所使用的组件数量、功耗、编程效率、副作用(光学和调谐串扰)的缓解方面实现最佳配置。
[0111]
操作示例
[0112]
多芯光子处理器的分解特性使得能够实现一系列广泛的操作模式。在本节中，我们将说明一些非限制性示例：
[0113]
图4显示了渐进式分布式电路(串行化)的编程示意图，其中图示显示了具有无缝互连的多芯的配置示例，其中复杂电路在串行电路之后的4个芯上编程。该电路包括(第一芯)环形谐振器、高性能构建块中的色散延迟、过渡hpb中的光放大器、(第二芯)分光器、波束形成网络、(第三芯)六阶有限脉冲响应滤波器、以及(第四芯)具有由高性能构建块实现的光学衰减器的分支和具有高q滤波器和偏振滤波器的分支。单芯处理器上的复杂光子电路的配置受到电路中可用的光端口、可编程单元单元和高性能块的数量的限制。此外，非理想效应(相位调谐期间的光学和串扰)的累积，以及执行复杂操作所需的大量可编程单元，可迅速限制内芯可以实现的电路。图4说明了多芯架构如何将电路划分并分配到芯中。编程电路不针对任何应用，仅设置为突出这种操作模式的主要功能。在这种情况下，第一芯(左上)在内部芯中配置光环形谐振器，访问hpb 7提供的色散延迟，并在连接到下一个芯之前放大光信号。下一个芯(右上)将光信号分成两条路径。第一条路径为编程的光束形成器馈电，证明了多芯方法对于需要多个光路和端口的电路的好处。另一条路径指向互连的输出以访问第三芯。第三芯(右下)在其芯中基于三个不平衡mzi实现光学晶格滤波器，并将滤波器的两个输出引导到下一个和最后一个芯。最后一个芯(左下)将一个光互连分配给光衰减器，并且另一个光连接分别分配给hpb滤波器和偏振滤波器的级联。
[0114]
图5显示了并行分布式电路(并行化)的编程示意图，其中图示显示了具有无缝互连的多芯的配置示例，其中复杂电路在并行电路之后的4芯上编程。该电路包括(左上芯)mach-zehnder调制器、分光器和光放大器、(右上芯)具有两个输出的光学滤波器、(左下芯)基于mzi和四个环形谐振器的光学滤波器、以及(右下芯)组合器和光电检测器的编程。有些电路将电路划分为并行运行的块。虽然在单芯处理器中是可能的，但当在单芯中单独编程时，这些电路的编程可能受到限制。在这种情况下，并行运行的电路分支之间的干扰会降低整体处理性能。为了减轻这种影响，多芯架构可以在不同的处理芯上分布并行运行的同一电路的部分。图5说明了分布在4个芯上的电路的编程。第一芯(左上)获得输入信号，并在将其分离并路由到第二芯(右上)和第三芯(左下)之前访问mzi调制器。每个芯包含不同的滤光器。在第一种情况下，它是一种三阶环形谐振器结构，它提取通带并将其馈送到第四芯(右下)，并将阻带或反射响应馈送到外部端口。第二种情况(左下)是一种光学滤波器，它在将两个输出端口引导到第四芯之前结合晶格滤波器和光学环形谐振器。最后一个芯(右下)接收来自两个不同芯的信号。使用高速光电二极管块检测来自左下芯的信号。在访问光输出端口之前，来自左下芯的第二信号与来自右上芯的光信号组合。
[0115]
图6显示了编程独立电路(多任务)的示意图，其中图示显示了具有无缝互连的多芯的配置示例，其中两个独立的复杂电路在多任务操作后在4芯上编程。该电路包括两个具有中间非线性部分(顶部芯)的单元块的级联和另一个由4个环组成的滤波部分的级联，然
后是4x4多端口干涉仪。多芯光子处理器的最后一个关键优势在于其同时执行独立任务的能力。这种能力也可以在单芯处理器上使用，但需要应用额外的优化技术来减轻两个电路之间的串扰。简而言之，处理器对两个或多个并行运行并执行独立任务的电路进行编程。电路可以是相同的或完全不同的设计。此外，电路可以分布在不同的芯上，或者可以被编程以共享在同一芯上的一些可用资源，用于包括但不限于紧急应用的情况。图6说明了多芯体系结构编程两个独立电路的示例。上部芯配置由6个模式组成的两层神经网络。位于处理器底部芯在访问4x4干涉仪之前配置初始滤波阶段，然后是非线性阵列。
[0116]
物理实现
[0117]
多用途多芯可编程光处理器的物理实现需要一种基于硅光子学平台和/或混合/异构iii-v族和/或iii-v组和/或钛酸钡和/或任何其他硫族化物和/或ii-vi平台的集成光学方法。它不仅限于可编程光子学ic与其他光子学ic和/或块的集成，而且还与电子ic和这种性质的后续块的集成。
[0118]
至于可编程光子块，目前可用的光子学技术选项基于任何相位或振幅调谐效应，如：mems、热光效应、电光效应、光力学、电容效应或非易失性相位致动器。该移相器和致动器集成在具有两个或更多端口的任何干涉结构中。
[0119]
物理实现中包括不同的体系结构和集成级别，可分为以下几类：
[0120]
架构：
[0121]
异构体系结构：虽然多芯体系结构的一个关键优势是复制同一个单元芯，但如果每个芯采用不同的hpb以及内部芯拓扑结构，则可以扩展应用范围。作为说明性示例，图7(左)显示了具有异构架构的无缝互连的多芯的配置示例，其中4个芯具有不同的内部组成。特别是，每个芯包括一组高性能处理块和不同的波导网格排列(六边形、三角形、正方形和前馈)。也就是说，它是一个4芯架构，每个模块具有不同的内芯：六边形网格架构、三角形网格架构、正方形网格架构和矩形多端口干涉仪。还要注意，每一个都可以集成不同的hpb。这种实现的关键优势在于某些应用程序所需的特定资源的可用性。例如，右下芯中所示的前馈网格可以通过六边形网格实现，但效率较低。
[0122]
2d架构：可以考虑pic的当前标准和状态及其集成来实现2d架构。2d架构通常被认为是将一个芯连接到另一个芯，这相当于通过连接来自不同芯的光纤或波导来制造“短路”。这可以通过相同或不同集成平台上的不同光子学芯的单个封装来实现。
[0123]
3d架构(单芯和多芯)：图7(右)显示了一个具有4个芯的3d架构，每个芯通过垂直互连连接到其邻居。也就是说，它是多芯，在3d集成形状上无缝互连编程4个级联电路。芯之间的连接由波导耦合器完成，波导耦合器设计成将垂直方向上的光耦合到上/下波导层。
[0124]
3d堆叠架构依赖于在3d布局中放置多个芯(如图7所示，与处理能力相关的性能增强。单芯设计的可扩展性受到制造工具的掩模版尺寸的限制。这种芯、柱组件可以单独堆叠在一起，形成多个芯，以克服这些限制，但形状因数会受到影响。一种解决方案可以大幅降低形状因数3d堆叠是性能的多方面提高，其中这样的芯被放置在一个叠一个的叠层中，每个叠层上都有互连，形成一个更大、功能更强的单元。可以并行设置堆叠以帮助并行处理，从而可以并行执行功能。
[0125]
还可以实现2d和3d多芯的混合架构。
[0126]
集成级别：
[0127]
片上集成：片上集成意味着光子芯连接到相邻的芯或附加的功能块，所有芯和元件都位于同一基板中。片上集成可以采用多种方法进行，最常见的方法如下：
[0128]
同质pic集成：在这种方法中，所有芯都在pic的单个管芯上的同一制造过程中实现。这种方法可以实现多个内芯，而同质集成的关键优势来自于可以实现的非常小的形状因素。可编程pic中的单芯实现受到掩模版尺寸带来的纯粹几何约束的限制。在本发明提出的这种方法中，一个非限制性示例是通过在单个晶片上制造相同芯而形成的多芯处理器，其中一个或多个芯芯被限定为在一个掩模版中制造的单元。然后，晶片的所有或部分不同段与在掩模版中定义的芯保持互连，即，不同管芯不被切割，而是作为多个管芯与芯的聚合互连，从而产生多芯处理器，其中所有的芯都在制造过程中被定义和设置，因此不需要不同芯的互连在包装过程中。然后，这种方法放松了对pic封装的要求，增加了吞吐量，并通过更简单的工艺流程促进了硬件实现。
[0129]
异构pic集成：异构pic围绕着同一芯片基板上两种或多种不同材料的集成。这种方法的最常见的实施方式可以在inp中的有源器件与小形状因子soi电路或低损耗sin平台集成的情况下看到，但甚至可以扩展到其他材料，例如钛酸钡(bto)、石墨烯、硫族化物等。由于纯soi或sin电路中不存在光子增益介质，这增加了大量功能，集成了片上激光器以及增益元件，从而可以帮助实现多芯架构。该实现本身依赖于在soi或sin芯片顶部的特定部分中“附着”的inp或其他iii-v材料薄层。在这些部分处的光从soi或sin波导渐逝地耦合到inp部分中以诱导增益或作为有效的相位调制部分。然后通过bcb或其他聚合物等方法通过晶片键合技术进行“附着”过程，或者可以采用其他方法，如微转移印刷。
[0130]
板上集成(类似小芯片)：这种实现的基础是根据芯片的基本功能来划分芯片设计(共同设计)和制造，例如，可以采用功能子系统块(如芯)、有源块(如激光器和增益介质)、非线性块等形式。在制造这些所述块体并完成子组件(单个芯片封装)之后，将它们放置在作为互连基板的平台上，然后封装成单个单元。芯片解决了一个事实，即没有一种适合所有人的方法能够满足当前的需求。这种实现不仅限于光子多用途光子块和/或其他高性能光子块的聚合，还可以包括纯电子块，包括但不限于驱动器、监视器、adc、dac、放大器、传感器和天线。
[0131]
图8显示了本发明提出的光子结构的示意图的非限制性示例，其中该图示出了所述多用途可编程光子处理器在多核布局中的实现示例，其中每个核可以以即插即用或类似芯片的方式连接，由此使用绿色显示的公共平台将两个或多个可编程光子块与其他可编程光子块或功能单元互连。所有这些单元在示意图中表示为黑盒，因为它们可以包括两个或多个可编程pic和/或光子高性能构建块，可以进一步扩展到包括纯电子ic，例如驱动器、监视器、adc、dac、传感器、天线等。
[0132]
此外，所有先前的实现都可以采用控制和驱动子系统来实现多用途多芯可编程光子处理器的控制和驱动。控制和驱动电路实现光信号的提取和读取以及光子致动器的驱动。