氮化镓基CMOS制备方法及氮化镓基CMOS结构

技术特征：
1.一种氮化镓基cmos制备方法，其特征在于，包括：提供一叠层结构，所述叠层结构包括由下向上依次设置的衬底、氮化镓缓冲及沟道层、氮化铝插入层、氮化镓铝超薄势垒层、氮化铝截止层、p型氮化镓层以及重掺杂p型氮化镓层；对所述叠层结构的部分区域刻蚀至氮化铝截止层；在刻蚀区域制备源/漏电极以及栅电极形成nmos，在未刻蚀的区域制备源/漏电极以及栅电极形成pmos；并对所述nmos和所述pmos进行隔离；将所述nmos和所述pmos的栅电极通过导电金属进行电连接，将所述nmos和所述pmos的漏电极导电金属进行电连接。2.根据权利要求1所述的方法，其特征在于，在刻蚀区域制备源/漏电极以及栅电极形成nmos，在未刻蚀的区域制备源/漏电极以及栅电极形成pmos包括：在所述刻蚀区域和所述未刻蚀区域形成第一钝化层；在所述刻蚀区域间隔的确定第一源/漏区域，对所述第一源/漏区域刻蚀至氮化镓缓冲及沟道层，并在所述第一源/漏区域形成第一源/漏电极；在所述刻蚀区域和所述未刻蚀区域形成第二钝化层；在所述未刻蚀区域间隔的确定第二源/漏区域，对所述第二源/漏区域刻蚀至重掺杂p型氮化镓层，并在所述第二源/漏区域形成第二源/漏电极；对刻蚀区域和未刻蚀区域的氮化铝插入层、氮化镓铝超薄势垒层和氮化铝截止层进行隔离；在所述第一源/漏区域之间确定第一栅极区域，并将第一栅极区域刻蚀至氮化镓铝超薄势垒层；在所述第二源/漏区域之间确定第二栅极区域，并将第二栅极区域刻蚀至重掺杂p型氮化镓层；在所述第一栅极区域和所述第二栅极区域形成栅电极。3.根据权利要求2所述的方法，其特征在于，第一源/漏电极为钛、铝、镍和金的叠层结构，或者，第一源/漏电极为钛、铝、钛和氮化钛的叠层结构。4.根据权利要求2所述的方法，其特征在于，第二源/漏电极为镍金叠层结构。5.根据权利要求2所述的方法，其特征在于，栅电极为镍/金叠层、铂/钛/金叠层、铝/镍/金叠层或氮化钛。6.根据权利要求2所述的方法，其特征在于，所述第一钝化层为氧化铝和氧化硅中的一种或两种形成的膜层；所述第二钝化层为氮化硅和氧化硅中的一种或两种形成的膜层。7.根据权利要求1所述的方法，其特征在于，所述氮化镓铝超薄势垒层中的铝组分为10％～30％。8.根据权利要求1所述的方法，其特征在于，p型氮化镓层为镁掺杂的氮化镓层，其中，镁的浓度为3e
19
cm-3
～5e
19
cm-3
；重掺杂的p型氮化镓层为镁掺杂的氮化镓层，其中，镁的浓度为1e
20
cm-3
～3e
20
cm-3
。9.根据权利要求1所述的方法，其特征在于，衬底为硅、碳化硅、蓝宝石或氮化镓中的一种或两种以上的叠层。10.一种氮化镓基cmos结构，包括：叠层结构，包括由下向上依次设置的衬底、氮化镓缓冲及沟道层、氮化铝插入层、氮化
镓铝超薄势垒层、氮化铝截止层；所述叠层结构具有第一区域和第二区域；所述第一区域和第二区域的氮化铝插入层、氮化镓铝超薄势垒层及氮化铝截止层隔离设置；所述第一区域具有第一源/漏区域，所述第一源/漏区域分别设置有与氮化镓缓冲及沟道层电接触的第一源/漏电极；第一源/漏电极贯穿所述氮化铝截止层、氮化镓铝超薄势垒层和所述氮化铝插入层，所述第一源漏区域之间设置有第一栅极区域，所述第一栅极区域设置有与所述氮化镓铝超薄势垒层电接触的栅电极；所述第二区域由下向上依次设置有p型氮化镓层和重掺杂p型氮化镓层，所述第二区域具有第二源/漏区域，所述第二源/漏区域分别设置有与重掺杂p型氮化镓层电接触的第二源/漏电极；所述第二源漏区域之间设置有第二栅极区域，所述第二栅极区域设置有与所述p型氮化镓层电接触的栅电极；其中，所述第一漏电极和所述第二漏电极通过金属线电连接，所述第一栅极区域的栅电极与第二栅极区域的栅电极通过金属线电连接。

技术总结
本发明提供一种氮化镓基CMOS制备方法，包括：提供一叠层结构，所述叠层结构包括由下向上依次设置的衬底、氮化镓缓冲及沟道层、氮化铝插入层、氮化镓铝超薄势垒层、氮化铝截止层、P型氮化镓层以及重掺杂P型氮化镓层；对所述叠层结构的部分区域刻蚀至氮化铝截止层；在刻蚀区域制备源/漏电极以及栅电极形成NMOS，在未刻蚀的区域制备源/漏电极以及栅电极形成PMOS；并对所述NMOS和所述PMOS进行隔离；将所述NMOS和所述PMOS的栅电极通过导电金属进行电连接，将所述NMOS和所述PMOS的漏电极导电金属进行电连接。本发明提供的氮化镓基CMOS制备方法，能够在单个衬底上实现NMOS和PMOS场效应管的集成，避免了器件之间的串扰，提高了CMOS的整体可靠性。的整体可靠性。的整体可靠性。


技术研发人员：黄森 金昊 蒋其梦 王鑫华 刘新宇
受保护的技术使用者：中国科学院微电子研究所
技术研发日：2022.01.26
技术公布日：2023/8/4