半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：基底，所述基底包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；沟道层结构，悬置于所述第一器件区的基底上，所述沟道层结构包括一层或多层间隔设置的沟道层；器件鳍部，凸立于所述第二器件区的基底；栅极结构，位于所述基底上，在所述第一器件区，所述栅极结构横跨所述沟道层，在所述第二器件区，所述栅极结构横跨所述器件鳍部，所述栅极结构包括栅介质层、以及位于所述栅介质层上的栅电极层，在所述第一器件区，所述栅介质层环绕覆盖所述沟道层，在所述第二器件区，所述栅介质层覆盖所述器件鳍部的部分侧壁和部分顶部；源漏掺杂层，在所述第一器件区中，所述源漏掺杂层位于所述栅极结构两侧的基底上、并与所述栅极结构下方的沟道层结构的端部接触，在所述第二器件区中，所述源漏掺杂层位于所述栅极结构两侧的基底上、并与所述栅极结构下方的器件鳍部的端部接触。2.如权利要求1所述的半导体结构，其特征在于，所述沟道层结构和器件鳍部的高度相等。3.如权利要求1所述的半导体结构，其特征在于，所述基底包括：衬底和凸立于所述衬底的底部鳍部；在所述第一器件区中，所述沟道结构悬置于所述底部鳍部上；在所述第二器件区中，所述器件鳍部位于所述底部鳍部上；所述半导体结构还包括：隔离层，位于所述衬底上并覆盖所述底部鳍部的侧壁。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：内侧墙，在纵向上位于相邻所述沟道层之间、以及所述沟道层和基底之间，且在所述沟道层结构的延伸方向上，所述内侧墙位于所述栅极结构和源漏掺杂层之间。5.如权利要求1所述的半导体结构，其特征在于，所述第一器件的沟道长度小于所述第二器件的沟道长度。6.如权利要求1或5所述的半导体结构，其特征在于，所述第一器件为核心器件，所述第二器件为输入输出器件。7.如权利要求1所述的半导体结构，其特征在于，所述沟道层的材料包括硅、锗、锗化硅或
ⅲ‑ⅴ
族半导体材料；所述器件鳍部的材料包括硅、锗、锗化硅或
ⅲ‑ⅴ
族半导体材料。8.如权利要求1所述的半导体结构，其特征在于，所述栅介质层的材料包括hfo2、zro2、hfsio、hfsion、hftao、hftio、hfzro、al2o3、sio2和la2o3中的一种或多种，所述栅电极层的材料包括tin、tan、ta、ti、tial、w、al、tisin和tialc中的一种或多种。9.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在所述第一器件区的基底上形成沟道结构，在所述第二器件区的基底上形成器件鳍部，所述沟道结构包括一个或多个沟道叠层，所述沟道叠层包括第一牺牲层和位于所述第一牺牲层上的沟道层，沿所述沟道结构或器件鳍部的延伸方向上，所述沟道结构和器件鳍部均包括沟道区；
去除所述沟道区的第一牺牲层；去除所述沟道区的第一牺牲层后，形成栅极结构，在所述第一器件区中，所述栅极结构环绕覆盖所述沟道区的沟道层，在所述第二器件区中，所述栅极结构横跨所述器件鳍部，并覆盖所述沟道区的器件鳍部的侧壁和顶部。10.如权利要求9所述的半导体结构的形成方法，其特征在于，在所述第一器件区的基底上形成沟道结构，在所述第二器件区的基底上形成器件鳍部的步骤包括：在所述第一器件区的基底上形成沟道结构材料层，所述沟道结构材料层包括一个或多个沟道材料叠层，所述沟道材料叠层包括第一牺牲材料层和位于所述第一牺牲材料层上的沟道材料层；在所述第二器件区的基底上形成器件鳍部材料层；形成所述沟道结构和器件鳍部的步骤包括：在同一步骤中，图形化所述沟道结构材料层和器件鳍部材料层，将所述沟道结构材料层图形化为沟道结构，将所述器件鳍部材料层图形化为器件鳍部。11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述沟道结构材料层和器件鳍部材料层的步骤包括：在所述第一器件区或所述第二器件区的基底上形成第一掩膜层，所述第一掩膜层还覆盖所述第二器件区和第一器件区交界处的部分基底；在所述第一掩膜层露出的基底上形成第一材料层，其中，当所述第一掩膜层位于所述第二器件区时，所述第一材料层为所述沟道结构材料层，当所述第一掩膜层位于所述第一器件区时，所述第一材料层为所述器件鳍部材料层；形成覆盖所述第一材料层和第一掩膜层的第二掩膜层；去除所述第一材料层侧部的部分第二掩膜层和部分第一掩膜层，保留位于所述第二器件区和第一器件区交界处的剩余第一掩膜层、以及覆盖所述第一材料层顶部的剩余第二掩膜层作为第三掩膜层；在所述第三掩膜层露出的基底上形成第二材料层，且当所述第一材料层为所述沟道结构材料层时，所述第二材料层为所述器件鳍部材料层，当所述第一材料层为所述器件鳍部材料层时，所述第二材料层为所述沟道结构材料层。12.如权利要求11所述的半导体结构的形成方法，其特征在于，图形化所述沟道结构材料层和器件鳍部材料层之前，所述形成方法还包括：去除位于所述第一材料层顶部的所述第三掩膜层；图形化所述沟道结构材料层和器件鳍部材料层的过程中，去除位于所述第二器件区和第一器件区交界处剩余的所述第三掩膜层。13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述第一掩膜层的步骤包括：在所述基底上形成掩膜材料层，所述掩膜材料层覆盖所述第一器件区和第二器件区的基底；去除部分所述第一器件区的掩膜材料层，保留位于所述第二器件区中的掩膜材料层、以及所述第二器件区和第一器件区交界处的部分掩膜材料层，形成露出所述第一器件区基底的第一掩膜层；或者，去除部分所述第二器件区的掩膜材料层，保留位于所述第一器件区中的掩膜材料层、以及所述第二器件区和第一器件区交界处的部分掩膜材料层，形成露出所述第二器件区基底的第一掩膜层。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，去除位于所述第一材料层顶部的所述第三掩膜层的步骤包括：形成覆盖所述第三掩膜层和第二材料层的第二牺牲层；对所述第三掩膜层和第二牺牲层进行平坦化处理，去除高于所述沟道结构材料层顶部和器件鳍部材料层顶部的第三掩膜层和第二牺牲层。15.如权利要求9所述的半导体结构的形成方法，其特征在于，在所述第一器件区的基底上形成沟道结构，在所述第二器件区的基底上形成器件鳍部之后，去除所述沟道区的第一牺牲层之前，还包括：在所述基底上形成伪栅结构，所述伪栅结构分别横跨所述沟道结构和器件鳍部，且覆盖所述沟道区的沟道结构的侧壁和顶部、以及所述沟道区的器件鳍部的侧壁和顶部；形成所述伪栅结构之后，在所述伪栅结构侧部的基底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述伪栅结构，在所述层间介质层中形成栅极开口，所述栅极开口露出所述第一牺牲层；形成所述栅极结构的步骤中，所述栅极结构形成于所述栅极开口中。16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底还包括衬底和位于所述衬底上的底部鳍部材料层；图形化所述沟道结构材料层和器件鳍部材料层的过程中，还图形化所述底部鳍部材料层，形成底部鳍部；形成所述底部鳍部之后，形成所述伪栅结构之前，还包括：在所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁。17.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述伪栅结构之后，形成所述层间介质层之前，还包括：去除所述第一器件区伪栅结构两侧的沟道结构、以及第二器件区伪栅结构两侧的器件鳍部；去除所述第一器件区伪栅结构两侧的沟道结构、以及第二器件区伪栅结构两侧的器件鳍部之后，在所述第一器件区中，在所述伪栅结构两侧，对暴露的所述沟道结构的第一牺牲层进行横向刻蚀，形成凹槽；在所述凹槽中形成内侧墙；形成所述内侧墙后，在所述伪栅结构两侧的基底上形成源漏掺杂层，在所述第一器件区，所述源漏掺杂层与所述伪栅结构下方的沟道层端部相接触，在所述第二器件区，所述源漏掺杂层与所述伪栅结构下方的器件鳍部相接触。18.如权利要求10所述的半导体结构的形成方法，其特征在于，采用外延生长工艺形成所述沟道结构材料层，采用外延生长工艺形成所述器件鳍部材料层。19.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述沟道结构材料层和器件鳍部材料层的步骤中，所述沟道结构材料层和器件鳍部材料层的高度相等。20.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二牺牲层、第二掩膜层和掩膜材料层均为介电材料，且所述第二牺牲层、第二掩膜层和掩膜材料层的材料相同。

技术总结
一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区；在第一器件区的基底上形成沟道结构，在第二器件区的基底上形成器件鳍部，沟道结构包括一个或多个沟道叠层，沟道叠层包括第一牺牲层和位于第一牺牲层上的沟道层，沿沟道结构或器件鳍部的延伸方向，沟道结构和器件鳍部均包括沟道区；去除沟道区的牺牲层；去除沟道区的牺牲层后，形成栅极结构，在第一器件区，栅极结构环绕覆盖沟道区的沟道层，在第二器件区，栅极结构横跨器件鳍部，并覆盖沟道区的器件鳍部的侧壁和顶部。本发明采用混合集成的方式，同时满足第一器件和第二器件的性能需求，有利于提高半导体结构的工作性能。结构的工作性能。结构的工作性能。


技术研发人员：任烨 卜伟海 武咏琴
受保护的技术使用者：北方集成电路技术创新中心（北京）有限公司
技术研发日：2021.05.21
技术公布日：2022/11/22