半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括基底、以及位于基底上相互分立的若干鳍部；位于所述基底表面的隔离层，所述隔离层还位于相邻鳍部之间，并且，所述隔离层表面低于所述鳍部顶面；位于所述隔离层上且相互分立的若干栅极结构，所述栅极结构横跨所述鳍部，所述栅极结构两侧的鳍部内具有源漏掺杂区；位于所述隔离层上的第一介质层，所述第一介质层表面高于栅极结构顶面；位于所述第一介质层内的第一插塞，所述第一介质层表面暴露出第一插塞顶面；位于所述第一介质层内的第二插塞，所述第一介质层表面暴露出第二插塞顶面，所述第二插塞与栅极结构顶面接触，并且，所述第一插塞和所述第二插塞的材料不同；位于所述第一插塞顶面和第二插塞顶面的过渡导电层，并且，第一投影在第二投影的范围之内，第三投影在第四投影的范围之内，所述第一投影是所述第一插塞在衬底表面的投影，所述第二投影是位于所述第一插塞顶面的过渡导电层在衬底表面的投影，所述第三投影是所述第二插塞在衬底表面的投影，所述第四投影是位于所述第二插塞顶面的过渡导电层在衬底表面的投影。2.如权利要求1所述的半导体结构，其特征在于，所述源漏掺杂区顶部表面具有源漏插塞，所述第一插塞与源漏插塞顶面接触，所述第一介质层表面高于所述源漏插塞顶面。3.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：栅介质层、位于栅介质层表面的功函数层、以及位于功函数层表面的栅极层；第二插塞的材料包括钴。4.如权利要求1所述的半导体结构，其特征在于，所述过渡导电层的厚度在2纳米以上。5.如权利要求1所述的半导体结构，其特征在于，所述过渡导电层的厚度在5纳米以下。6.如权利要求1所述的半导体结构，其特征在于，所述过渡导电层的材料包括钨或钴。7.如权利要求1所述的半导体结构，其特征在于，第一插塞的材料包括钨。8.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一介质层和过渡导电层表面的刻蚀停止层。9.如权利要求8所述的半导体结构，其特征在于，所述刻蚀停止层的材料包括氧化铝、氮化铝和氮化硅中的至少一种。10.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一插塞，所述第一介质层表面暴露出第一插塞顶面；在所述第一介质层内形成第二插塞，所述第一介质层表面暴露出第二插塞顶面，并且，所述第一插塞和所述第二插塞的材料不同；采用选择性金属沉积工艺，在暴露的第一插塞顶面和第二插塞顶面形成过渡导电层，并且，第一投影在第二投影的范围之内，第三投影在第四投影的范围之内，所述第一投影是所述第一插塞在衬底表面的投影，所述第二投影是位于所述第一插塞顶面的过渡导电层在衬底表面的投影，所述第三投影是所述第二插塞在衬底表面的投影，所述第四投影是位于所述第二插塞顶面的过渡导电层在衬底表面的投影。11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述选择性金属沉积工
艺的参数包括：采用的气体包括wf6和h2，其中，wf6的流量范围为20标准毫升/分钟～100标准毫升/分钟，h2的流量范围为5000标准毫升/分钟～8000标准毫升/分钟；温度范围为300摄氏度～400摄氏度；压力范围为7托～15托。12.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：在形成第一插塞和第二插塞之前，在所述衬底上形成若干栅极结构，所述栅极结构两侧的衬底内具有源漏掺杂区，且所述源漏掺杂区顶部表面具有源漏插塞，所述第一介质层表面高于所述栅极结构和源漏插塞表面，所述第一插塞与源漏插塞顶面接触，所述第二插塞与栅极结构顶面接触。13.如权利要求12所述的半导体结构的形成方法，其特征在于，在所述第一介质层内形成第一插塞的方法包括：在形成第二插塞后，在第一介质层表面形成第二介质层，第二介质层覆盖第二插塞表面；在第一介质层和第二介质层内形成第一开口，所述第一开口暴露出源漏插塞顶面；在所述第一开口内形成第一插塞材料层；平坦化所述第二介质层和第一插塞材料层，直至暴露出第一介质层表面和第二插塞顶面。14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成第一插塞材料层的工艺包括选择性金属沉积工艺。15.如权利要求12所述的半导体结构的形成方法，其特征在于，在所述第一介质层内形成第二插塞的方法包括：在形成第一插塞后，在第一介质层表面形成第二介质层，第二介质层覆盖第一插塞表面；在第一介质层和第二介质层内形成第二开口，所述第二开口暴露出栅极结构顶面；在第二开口内和第二介质层表面形成第二插塞材料层；平坦化所述第二介质层和第二插塞材料层，直至暴露出第一介质层表面和第一插塞顶面。16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第二插塞材料层的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。

技术总结
一种半导体结构及其形成方法，其中，半导体结构包括：衬底，衬底包括基底、以及基底上的若干鳍部；位于相邻鳍部之间隔离层；位于隔离层上且的若干栅极结构，栅极结构横跨鳍部，栅极结构两侧的鳍部内具有源漏掺杂区；位于隔离层上的第一介质层，第一介质层表面高于栅极结构顶面；位于第一介质层内的第一插塞，第一介质层表面暴露出第一插塞顶面；位于第一介质层内的第二插塞，第一介质层表面暴露出第二插塞顶面，第二插塞与栅极结构顶面接触，并且，第一插塞和第二插塞的材料不同；位于第一插塞顶面和第二插塞顶面的过渡导电层。所述半导体结构的性能较好，同时有利于简化工艺。同时有利于简化工艺。同时有利于简化工艺。


技术研发人员：于海龙
受保护的技术使用者：中芯国际集成电路制造(北京)有限公司
技术研发日：2021.06.02
技术公布日：2022/12/5