半导体封装的制作方法

1.本公开涉及半导体封装，更具体地，涉及包括该半导体封装的电子装置。


背景技术：

2.半导体器件在电子装置中用作通用处理器、用于存储器存储、用作显示驱动器等。半导体器件可以包括向半导体器件提供功能性(诸如数据存储和通用处理)的半导体封装。
3.半导体封装是指半导体集成电路(ic)，其可以是通过在硅晶片中形成诸如电阻器、晶体管、电容器等的部件并使用金属引线将这些部件彼此连接而制造的被封装的电路。为了根据消费者需求保持功能性并减小尺寸，可以将具有各种功能的多个半导体芯片嵌入在单个封装中。
4.然而，当已经累积了电荷的半导体封装在制造过程中放电时，在半导体封装中可能产生电应力，这可能导致损坏。


技术实现要素：

5.本公开的一示例实施方式包括一种半导体封装，其通过在半导体封装的表面上形成不平坦结构来减少在半导体封装中累积的电荷的量，可以减少半导体封装的额外开发成本和开发周期的延迟，并且可以减少在制造过程中发生的损坏。
6.根据本公开的一示例实施方式，一种半导体封装包括：封装板；至少一个半导体芯片，设置在封装板上；模制构件，设置在封装板上并至少部分地围绕所述至少一个半导体芯片；以及散热构件，设置在所述至少一个半导体芯片和模制构件上并包括向外表面，该向外表面包括第一区域和第二区域，多个不平坦结构设置在第一区域中。所述多个不平坦结构中的每个在远离所述至少一个半导体芯片和模制构件的向外方向上突出到预定高度，并在第一方向和第二方向上与所述多个不平坦结构中的邻近结构间隔开。第一方向和第二方向的每个平行于封装板的上表面。
7.根据本公开的一示例实施方式，一种半导体封装包括：封装板；至少一个半导体芯片，设置在封装板上；以及模制构件，设置在封装板上并至少部分地围绕所述至少一个半导体芯片，并包括第一区域和第二区域，多个不平坦结构设置在第一区域中，第二区域通过所述多个不平坦结构与外部区域间隔开，其中所述多个不平坦结构中的每个在远离半导体芯片的向外方向上突出到预定高度，在第一方向和第二方向上与所述多个不平坦结构中的邻近结构间隔开，以及其中第一方向和第二方向的每个平行于封装板的上表面。
8.根据本公开的一示例实施方式，一种半导体封装包括：封装板；至少一个半导体芯片，在垂直于封装板的上表面的方向上设置在封装板上；模制构件，设置在封装板上并至少部分地围绕所述至少一个半导体芯片；以及散热构件，设置在所述至少一个半导体芯片和模制构件上，其中将散热构件与在散热构件外部的金属物体分隔开的多个不平坦结构设置在散热构件的上表面上，以及其中形成在散热构件和金属物体之间的电容的大小受所述多个不平坦结构影响。
9.根据本公开的一示例实施方式，一种电子装置包括：主板；安装在主板上的存储器封装，该存储器封装包括封装板、设置在封装板上的多个半导体芯片、以及设置在封装板上并至少部分地围绕所述多个半导体芯片的模制构件；控制器封装，安装在主板上并配置为输出用于控制存储器封装的控制信号；辅助存储器封装，配置为在存储器封装和控制器封装之间的存储器缓冲器；以及设置在存储器封装的上表面上的多个不平坦结构，其中所述多个不平坦结构中的每个在第一方向和第二方向上与所述多个不平坦结构中的邻近结构间隔开，其中第一方向和第二方向的每个平行于封装板的上表面，以及其中所述多个不平坦结构中的每个在垂直于封装板的上表面的第三方向上突出到预定高度。
附图说明
10.从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解，附图中：
11.图1是示出根据本公开的一示例实施方式的半导体封装的图；
12.图2是示出根据本公开的一示例实施方式的半导体封装的剖视图；
13.图3是示出对半导体封装的静电测试的图；
14.图4是示出当对半导体封装执行静电测试时形成在部件之间的电容的图；
15.图5是示出当对半导体封装执行静电测试时形成在部件之间的电容的等效电路图；
16.图6是示出根据本公开的一示例实施方式的半导体封装的剖视图；
17.图7是示出根据本公开的一示例实施方式的半导体封装的剖视图；
18.图8a和图8b是示出根据本公开的一示例实施方式的半导体封装的效果的图；
19.图9a和图9b是示出根据本公开的一示例实施方式的半导体封装的变化的实现方式的效果的图；
20.图10是示出根据本公开的一示例实施方式的半导体封装的剖视图；
21.图11是示出当对半导体封装执行静电测试时形成在部件之间的电容的图；
22.图12是示出根据本公开的一示例实施方式的半导体封装的剖视图；
23.图13是示出根据本公开的一示例实施方式的半导体封装的剖视图；
24.图14是示出根据本公开的一示例实施方式的其中应用半导体封装的系统的框图；以及
25.图15是示出根据本公开的一示例实施方式的包括半导体封装的电子装置的图。
具体实施方式
26.在下文，将参照附图详细描述本公开的实施方式。
27.图1是示出根据一示例实施方式的半导体封装的图。
28.参照图1，在一示例实施方式中的半导体封装pkg可以包括从半导体封装pkg的表面突出的多个不平坦结构150(150a、150b、150c和150d)。
29.半导体封装pkg的表面可以被划分为第一区域a1和第二区域a2，所述多个不平坦结构150设置在第一区域a1中。例如，半导体封装pkg的表面(例如上表面)可以包括散热构件，第二区域a2可以设置在散热构件的中心部分中，第一区域a1可以设置在散热构件的外
侧部分中。然而，实施方式不必限于此，半导体封装pkg的表面可以包括模制构件。在这种情况下，第二区域a2可以设置在模制构件的中心部分中，第一区域a1可以设置在模制构件的外侧部分中。
30.在一示例实施方式中，其中设置所述多个不平坦结构150的第一区域a1可以设置在半导体封装pkg的表面的顶点处。例如，所述多个不平坦结构150中的每个可以与半导体封装pkg的表面的拐角相邻地设置。然而，实施方式不必限于此。例如，其中设置所述多个不平坦结构150的第一区域a1可以与半导体封装pkg的表面的顶点相邻地设置，和/或设置在其它位置，只要半导体封装pkg的结构平衡能够被维持。
31.在一示例实施方式中的半导体封装pkg中，所述多个不平坦结构150可以包括四个不平坦结构150a、150b、150c和150d。作为一示例，对于所述多个不平坦结构150，两个不平坦结构150可以在第一方向(例如x方向)和第二方向(例如y方向)的每个上设置，这两个方向平行于半导体封装pkg的上表面。
32.然而，实施方式不必限于此。例如，所述多个不平坦结构150可以包括四个或更少的不平坦结构，并且如果需要则可以包括四个或更多的不平坦结构。在这种情况下，所述多个不平坦结构150的布置也可以在示例实施方式中改变。在一实施方式中，图1所示的所述多个不平坦结构150中的每个可以具有长方体形状，但是实施方式不必限于此，所述多个不平坦结构150可以具有各种各样的形状。
33.在制造半导体封装pkg的过程期间，所述多个不平坦结构150可以在制造半导体封装pkg的上表面结构时被一起形成。然而，实施方式不必限于此，所述多个不平坦结构150可以被单独地形成并可以附接到半导体封装pkg的上表面。
34.在一示例实施方式中，半导体封装pkg的所述多个不平坦结构150可以影响形成在设置于半导体封装pkg的表面上和在半导体封装pkg的外部区域上的金属之间的电容的大小。
35.为了减小该电容，半导体封装pkg可以被制造为使得其中设置所述多个不平坦结构150的第一区域a1的面积减小。例如，在平行于半导体封装pkg的表面的方向上，第一区域a1的面积可以小于第二区域a2的面积。随后将更详细地描述第一区域a1的面积与电容之间的关系。
36.图2是示出根据一示例实施方式的半导体封装的剖视图。
37.图2是示出图1中的半导体封装pkg的沿着线i-i'截取的剖视图。参照图2，在一示例实施方式中的半导体封装pkg可以包括封装板110、至少一个半导体芯片120、模制构件130和散热构件140。半导体封装pkg还可以包括设置在模制构件130和散热构件140之间的接合构件160。
38.在一示例实施方式中的半导体封装pkg的配置和结构不必限于任何特定示例。例如，在一示例实施方式中的半导体封装pkg可以应用于一般的半导体封装，而对其表面的形状没有限制。
39.本公开的半导体封装pkg可以应用于各种电子装置。例如，半导体封装pkg可以应用于控制器、dram存储器件、nand存储器件等。
40.封装板110可以被实现为半导体封装板，诸如印刷电路板(pcb)、陶瓷板或带状布线板。例如，封装板110可以包括热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)、
或光敏绝缘层。在一实施方式中，封装板110可以包括诸如预浸料、味之素堆积膜(abf)、fr-4、双马来酰亚胺三嗪(bt)和可光成像电介质树脂(pid)的材料。
41.在一实施方式中，封装板110可以包括分别设置在彼此相对的上表面和下表面上的多个焊盘以及将所述多个焊盘彼此电连接的布线。封装板110还可以包括在其下部中的连接端子115，该连接端子115连接到设置在封装板110的下表面上的焊盘。
42.连接端子115可以电连接到外部装置(诸如主板)。例如，连接端子115可以包括具有焊球、导电凸块或栅格阵列(诸如针栅阵列、球栅阵列或接点栅格阵列)的倒装芯片连接结构。
43.至少一个半导体芯片120可以设置在封装板110的上表面上并可以电连接到设置在封装板110的上表面上的焊盘。例如，所述至少一个半导体芯片120可以通过倒装芯片接合方法经由设置在连接电极123上的连接构件125安装在封装板110上，该连接电极123设置在所述至少一个半导体芯片120的下表面上，该下表面可以是有源表面。在一些实施方式中，多个半导体芯片120可以以例如2.5d或3d结构设置在封装板110的上表面上。
44.连接构件125可以包括焊球或铜柱。包括环氧树脂的底部填充树脂127可以形成在所述至少一个半导体芯片120的有源表面和封装板110的上表面之间，并可以围绕连接构件125。
45.然而，半导体封装pkg不必限于所示出的示例。例如，半导体封装pkg可以包括通过引线接合方法安装在封装板110上的至少一个半导体芯片120。
46.在一实施方式中，半导体封装pkg可以被配置为在其中嵌入各种类型的半导体芯片的系统级封装(sip)。因此，所述至少一个半导体芯片120可以包括逻辑芯片、存储器芯片等。
47.例如，所述至少一个半导体芯片120可以包括逻辑芯片，诸如中央处理单元(cpu)、图形处理单元(gpu)、现场可编程门阵列(fpga)、数字信号处理单元(dsp)、密码处理器、微处理器、微控制器、模数转换器和专用集成电路(asic)。所述至少一个半导体芯片120可以包括存储器芯片，诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)、闪存、相变随机存取存储器(pram)和电阻式随机存取存储器(reram)、铁电随机存取存储器(feram)、磁性随机存取存储器(mram)、高带宽存储器(hbm)、混合存储器立方体(hmc)等。
48.参照图2，半导体芯片120的实施方式可以在半导体封装pkg中仅包括一个半导体芯片120，但是实施方式不必限于此。例如，多个半导体芯片120可以在平行于封装板110的上表面的第一方向和第二方向上彼此间隔开。
49.在半导体封装pkg的一示例实施方式中，至少一个半导体芯片120可以在垂直于封装板110的上表面的第三方向(例如z方向)上堆叠。例如，所述至少一个半导体芯片120中的设置在最下部的第一半导体芯片可以设置在封装板110的上表面上，所述至少一个半导体芯片120当中的设置在第一半导体芯片上的第二半导体芯片可以设置为在第三方向上与第一半导体芯片重叠或者可以设置为与第一半导体芯片的上表面的一部分重叠。
50.在这种情况下，第一半导体芯片和第二半导体芯片可以通过接合引线电连接到封装板110。然而，实施方式不必限于此，设置在第一半导体芯片上的第二半导体芯片可以通过形成在第一半导体芯片的上表面上的布线层或连接焊盘电连接到第一半导体芯片。
51.以上描述的半导体芯片120的类型、包括在半导体封装pkg中的半导体芯片120的
数量以及半导体芯片120的布置可以是示例，示例实施方式中的半导体封装pkg的配置不必限于前述示例。例如，半导体封装pkg还可以包括连接在封装板110和所述至少一个半导体芯片120之间的中介层基板(interposer substrate)。
52.模制构件130可以设置在封装板110上，并可以至少部分地围绕半导体芯片120。模制构件130可以包括绝缘材料，例如可以使用环氧模塑料(emc)。模制构件130可以保护半导体芯片120和其它部件免受热、湿气、冲击等的影响。
53.散热构件140可以设置在半导体芯片120和模制构件130上并可以覆盖包括在半导体封装pkg中的其它部件。散热构件140可以包括具有高热导率的导电材料。例如，散热构件140可以包括金属或金属合金(包括金(au)、银(ag)、铜(cu)、铁(fe)等)、或者诸如石墨或石墨烯的导电材料。因此，散热构件140可以将从半导体芯片120产生的热辐射到外部。
54.在图2中，散热构件140可以被配置为散热板的形式，但是实施方式不必限于此，散热构件140可以具有与附图所示的示例不同的形状。例如，可以省略散热构件140或散热构件140的一部分，并且散热构件140可以以与图2所示的示例不同的形式设置以提高散热性能。
55.散热构件140可以通过接合构件160附接到半导体封装pkg的其它部件。例如，散热构件140可以靠近半导体芯片120且接合构件160在它们之间。接合构件160可以被配置为在图2中具有预定高度的层，但是实施方式不必限于此。例如，接合构件160可以包括导热胶带、导热脂、导热粘合剂等。
56.在一示例实施方式中的半导体封装pkg中包括的散热构件140可以包括第一区域a1和第二区域a2，第一区域a1包括多个不平坦结构150。
57.当制造散热构件140时，所述多个不平坦结构150可以通过压制工艺、模制工艺等形成在散热构件140的上表面上。然而，实施方式不必限于此。
58.所述多个不平坦结构150可以在第一方向和第二方向上彼此间隔开，第一方向和第二方向的每个平行于封装板110的上表面。所述多个不平坦结构150可以突出以相对于散热构件140的上表面具有预定高度。所述多个平坦结构150可以在第三方向(例如图2的z方向)上远离半导体芯片120和模制构件130突出。因此，第二区域a2可以通过所述多个不平坦结构150与外部区域间隔开。
59.然而，图2所示的半导体封装pkg的结构仅是示例并且实施方式不必限于此。例如，半导体封装pkg还可以包括涂覆在半导体芯片120的上表面上的绝缘层以及用于防止对半导体封装pkg的损坏的加强构件。
60.图3是示出对半导体封装的静电测试的图。图4是示出当对半导体封装执行静电测试时形成在部件之间的电容的图。图5是示出当对半导体封装执行静电测试时形成在部件之间的电容的等效电路图。
61.当执行半导体封装pkg的制造过程时，一定量的电荷可能通过静电放电(esd)而累积在半导体封装pkg中。当半导体封装pkg接近在半导体封装pkg外部的金属时，所累积的电荷可能被释放。在这种情况下，施加到半导体封装pkg的电应力可能导致对半导体封装pkg的损坏。充电器件模型(cdm)测试可以是包括与上述过程类似地将电应力有意地施加到半导体封装pkg的性能评估方法。
62.随着集成电路工艺小型化，需要解决由静电引起的对半导体封装pkg的损坏的问
题。传统上，已经使用通过在集成电路中安装保护电路来防止由静电引起的对半导体封装pkg的损坏的方法。然而，从静电施加到传统半导体封装的电应力可能取决于正在制造的半导体封装的类型而变化。
63.因此，半导体器件的传统制造方法可能需要过多的时间和成本以跨不同类型和形状的半导体封装配置保护电路。然而，通过根据本公开在半导体封装pkg的上表面上形成不平坦结构，可以不需要这样的定制保护电路，从而减少制造过程中的时间、成本和资源。
64.参照图3，用于执行cdm测试的测试装置td可以包括接地板p1、电场板p2、绝缘层il和弹簧针(pogo pin)p。然而，实施方式不必限于此，用于执行cdm测试的测试装置td的配置可以变化。
65.接地电压可以被施加到测试装置td的接地板p1，并且弹簧针p可以连接到接地板p1。用于在半导体封装pkg中累积电荷的电压可以被施加到测试装置td的电场板p2，并且绝缘层il可以设置在电场板p2的上表面上。例如，绝缘层il可以包括诸如fr-4的材料。
66.图3所示的半导体封装pkg可以包括与图2所示的半导体封装pkg对应的部件。例如，半导体封装pkg可以包括封装板10、半导体芯片20、模制构件30和散热构件40。
67.连接端子15可以设置在封装板10的上表面上。半导体芯片20可以包括包含硅的板部分21和布线部分22。在cdm测试的过程中，彼此电连接的布线部分22和封装板10可以被定义为金属部分m。
68.然而，图3的半导体封装pkg与图2的半导体封装pkg的不同之处在于，包括在图3所示的半导体封装pkg中的散热构件40可以不包括所述多个不平坦结构150。在图2和图3所示的半导体封装pkg中累积的电荷的量可以由于所述多个不平坦结构150的存在或不存在而变化。
69.在cdm测试的过程中，电荷可以通过施加到电场板p2的电压而累积在半导体封装pkg中。所累积的电荷可以通过电连接到连接端子15中的至少一个的弹簧针p而被释放到接地板p1。随着在半导体封装pkg中累积和释放的电荷的量增大，施加到半导体封装pkg的电应力和损坏半导体封装pkg的可能性会增大。
70.参照图4和图5，在半导体封装pkg中累积和释放的电荷的量可以由形成在半导体封装pkg和设置在半导体封装pkg外部的金属之间的电容来确定。例如，在cdm测试期间，在弹簧针p和半导体封装pkg之间可能发生电弧放电。参照图5，使用电弧放电执行的cdm测试可以被建模为rlc等效电路。
71.作为一示例，所建模的rlc等效电路可以包括开关sw、设置在弹簧针p和接地板p1之间的电阻器r0、由弹簧针p和半导体封装pkg限定的等效电感l1、由电弧放电和半导体封装pkg限定的等效电阻器r1、以及由测试装置td和半导体封装pkg限定的等效电容ceq。
72.参照图4，与在半导体封装pkg中累积和释放的电荷的量相对应的等效电容ceq可以通过由c1a、c1b、c2和c3的组合确定来建模。
73.例如，形成在金属部分m和散热构件40之间的电容的大小可以是c1a，形成在散热构件40和电场板p2之间的电容的大小可以是c1b。此外，形成在接地板p1和电场板p2之间的电容的大小可以是c2，形成在接地板p1和金属部分m之间的电容的大小可以是c3。
74.在这种情况下，与形成在半导体封装pkg和电场板p2之间的电容的大小对应的c1可以对应于当形成在金属部分m和散热构件40之间的电容串联连接到形成在散热构件40和
电场板p2之间的电容时的总电容c1的大小。c1(其可以是形成在半导体封装pkg和电场板p2之间的电容的大小)可以是如在等式1中所表示的。
75.[等式1]
[0076][0077]
所建模的等效电容ceq的大小可以如在等式2中所表示的。
[0078]
[等式2]
[0079][0080]
随着等效电容ceq的大小减小，在半导体封装pkg中累积和释放的电荷的量可以减少，并且在cdm测试期间产生的电流的强度可以降低。因此，通过减小所建模的等效电容ceq的大小，可以减少由在制造过程期间产生的静电引起的对半导体封装pkg的损坏。
[0081]
图2所示的示例实施方式中的半导体封装pkg可以通过减小所建模的等效电容ceq中包括的电容c1a、c1b、c2和c3当中的c1b来减小等效电容ceq的大小。当与在散热构件140和电场板p2之间的电容的大小对应的c1b减小时，与形成在半导体封装pkg和电场板p2之间的电容的大小对应的c1也可以减小。当c1减小时，与所建模的半导体封装pkg相关的等效电容ceq的大小可以减小。
[0082]
换言之，在例如根据图2的示例实施方式中的半导体封装pkg可以利用所述多个不平坦结构来增大在半导体封装pkg和半导体封装pkg的外部区域中的金属之间的距离，使得被充入到半导体封装pkg和从半导体封装pkg释放的电荷的量可以减少。
[0083]
图6是示出根据一示例实施方式的半导体封装的剖视图。
[0084]
图6是示出根据一示例实施方式的图2所示的半导体封装pkg以及用于对半导体封装pkg执行cdm测试的测试装置td的图。例如，图6所示的半导体封装pkg可以是其中省略其它部件以主要描述所述多个不平坦结构150的简化图。
[0085]
参照图6，半导体封装pkg可以包括封装板110、半导体芯片120、模制构件130和散热构件140。呈焊球形式的连接端子115可以设置在封装板110的上表面上，并且半导体芯片120可以包括由硅形成的板部分121和包括多条金属布线的布线部分122。为了易于描述，封装板110和布线部分122可以被定义为金属部分m。
[0086]
然而，图6所示的半导体封装pkg的配置和结构不必限于所示出的示例。例如，半导体封装pkg还可以包括接合构件和连接构件。此外，板部分121和金属部分m的位置可以取决于半导体封装pkg的类型而变化。
[0087]
类似于图3所示的示例，用于执行cdm测试的测试装置td可以包括接地板p1、电场板p2、绝缘层il和弹簧针p。
[0088]
在图6所示的半导体封装pkg中，多个不平坦结构150可以设置在散热构件140的上表面上，该多个不平坦结构150可以将散热构件140与设置在散热构件140的外部区域中的金属物体(例如测试装置td的电场板p2)分隔开。所述多个不平坦结构150可以影响形成在散热构件140和电场板p2之间的电容的大小。
[0089]
例如，形成在散热构件140和电场板p2之间的电容的大小可以由所述多个不平坦结构150在平行于封装板110的上表面的第一方向(例如x方向)和第二方向(例如y方向)上
的面积以及所述多个不平坦结构150在垂直于封装板110的上表面的第三方向(例如z方向)上的高度确定。
[0090]
在根据图6的半导体封装pkg中，所述多个不平坦结构150可以在第三方向上具有高度z1。因此，与其中没有提供所述多个不平坦结构150的示例(例如图3所示的示例)相比，在散热构件140和电场板p2之间的距离可以增大z1。
[0091]
参照等式3，形成在彼此相对的一对导电板之间的电容的大小c可以与导电板的面积s成正比，并可以与在该对导电板之间的间隔距离d成反比。
[0092]
[等式3]
[0093][0094]
这里，ε可以是设置在彼此相对的该对导电板之间的电介质层的介电常数。
[0095]
因此，在根据图6的半导体封装pkg中，随着在散热构件140和电场板p2之间的距离的增大，形成在散热构件140和电场板p2之间的电容的大小可以减小。
[0096]
在所述多个不平坦结构150的上表面(例如突起的顶部)和电场板p2之间的距离可以是绝缘层il的厚度。在散热构件140和电场板p2之间的距离可以是绝缘层il的厚度和所述多个不平坦结构150的高度的总和。由于在散热构件140和电场板p2之间的距离大于在所述多个不平坦结构150的上表面和电场板p2之间的距离，所以形成在半导体封装pkg中的电容的大小可以取决于不平坦结构150的上表面的面积而变化。例如，在一些实施方式中，形成在半导体封装pkg中的电容的大小可以随着不平坦结构150的上表面的面积的增大而增大。
[0097]
随着所述多个不平坦结构150的上表面的面积的总和减小，与半导体封装pkg相关地形成的电容可以减小。返回参照图1，由于所述多个不平坦结构150形成在半导体封装pkg的第一区域a1中，所以随着第一区域a1的面积减小，与半导体封装pkg相关地形成的电容的大小可以减小。
[0098]
图7是示出根据一示例实施方式的半导体封装的剖视图。
[0099]
参照图7，在一示例实施方式中的半导体封装pkg可以类似于图6所示的半导体封装pkg。例如，半导体封装pkg可以包括封装板210、至少一个半导体芯片220、模制构件230以及在半导体芯片220的上表面和模制构件230的上表面上的散热构件240，该封装板210具有焊球形的连接端子215，该至少一个半导体芯片220包括板部分221和布线部分222。例如，为了易于描述，封装板210和布线部分222可以被定义为金属部分m。
[0100]
类似于图6所示的示例，用于执行cdm测试的测试装置td可以包括接地板p1、电场板p2、绝缘层il和弹簧针p。
[0101]
在根据图7的半导体封装中，多个不平坦结构250可以设置在散热构件240的上表面上，该多个不平坦结构250可以将散热构件240与设置在外部区域中的金属(诸如，例如测试装置td的电场板p2)分隔开。所述多个不平坦结构250在第三方向上的高度可以大于图6所示的所述多个不平坦结构150的高度。
[0102]
例如，所述多个不平坦结构250可以在第三方向上具有大于z1的高度z2。因此，与其中没有提供所述多个不平坦结构250的示例相比，在散热构件240和电场板p2之间的距离可以增大z2。此外，与图6的包括具有低高度的所述多个不平坦结构150的示例相比，在散热
构件240和电场板p2之间的距离可以增大(z2-z1)。
[0103]
如上所述，参照等式3，形成在彼此相对的一对导电板之间的电容的大小可以与导电板的面积成正比并可以与在该对导电板之间的间隔距离成反比。因此，随着所述多个不平坦结构250的高度增大，在散热构件240和电场板p2之间的距离可以增大，因此，形成在散热构件240和电场板p2之间的电容的大小可以减小。
[0104]
图8a和图8b是示出根据一示例实施方式的半导体封装的效果的图。
[0105]
图8a是在时域中表示放电电流的强度以将比较例和实施方式中的cdm测试结果进行比较的曲线图。图8b是在频域中表示放电电流的强度以将比较例和实施方式中的cdm测试结果进行比较的曲线图。
[0106]
参照图8a和图8b，比较例可以是对不包括所述多个不平坦结构的半导体封装pkg(诸如图3所示的半导体封装pkg)执行的cdm测试的结果。实施方式1可以是对图6所示的包括具有高度z1的所述多个不平坦结构150的半导体封装pkg执行的cdm测试的结果，实施方式2可以是对图7所示的包括具有大于z1的高度z2的所述多个不平坦结构250的半导体封装pkg执行的cdm测试的结果。
[0107]
例如，实施方式1和实施方式2中的电流强度的最大值可以小于比较例中的电流强度的最大值。根据其中z1被设定为0.2mm并且z2被设定为0.5mm的模拟的结果，实施方式1中的电流强度的最大值比该比较例中的电流强度的最大值小约30％。实施方式2中的电流强度的最大值比该比较例中的电流强度的最大值小约47％。因此，根据实施方式1和实施方式2的半导体封装pkg在cdm测试期间比该比较例的半导体封装经受更小的电应力。
[0108]
根据模拟结果，在cdm测试中释放的电流强度可以在0ns和1ns之间增大到最大值，然后可以减小。检测到该电流强度的时间可以是相似的，而与所述多个不平坦结构150和250的存在和高度无关。随着在散热构件140和240与电场板p2之间的距离增大，可以在更高的频率检测到具有最大强度的电流。
[0109]
然而，实施方式不必限于此。例如，所述多个不平坦结构150和250的高度可以变化，因此，基于放电的电流强度也可以变化。此外，即使当所述多个不平坦结构150和250的高度相同时，基于放电的电流强度也可以取决于环境而变化。此外，时域和频域中的放电电流的强度的曲线图可以取决于环境而变化。
[0110]
图9a和图9b是示出根据一示例实施方式的半导体封装的变化的实现方式的效果的图。
[0111]
参照图3和图9a，在不包括多个不平坦结构的半导体封装pkg中，在散热构件40和电场板p2之间的距离可以是d1。在散热构件40和电场板p2之间的距离可以与包括在测试装置td中的绝缘层il的厚度相同。
[0112]
参照等式3，形成在散热构件40和电场板p2之间的电容的大小可以与散热构件40的与电场板p2相对的上表面的面积s成正比，并与设置在散热构件40和电场板p2之间的绝缘层il的介电常数成正比。电容的大小可以与绝缘层il的厚度成反比。
[0113]
当在具有空气层al作为电介质层(代替绝缘层il)的半导体封装pkg中形成等效电容时，在散热构件40和电场板p2之间的距离可以不同。例如，当绝缘层il的介电常数大于空气层al的介电常数时，在散热构件40和电场板p2之间的距离(即空气层al的厚度)可以是小于d1的d2。换言之，当半导体封装pkg用空气层al而不是绝缘层il来实现时，空气层可以不
那么厚以便达到与用绝缘层il实现的半导体封装相同或相似的电容。
[0114]
返回参照图7，在一示例实施方式中的半导体封装pkg中，具有高度z2的多个不平坦结构250可以设置在散热构件240的上表面上。例如，在电场板p2和半导体封装pkg中的散热构件240之间的距离可以是d1和z2的总和。
[0115]
当在具有空气层al作为电介质层(代替绝缘层il)的半导体封装pkg中形成等效电容时，在散热构件240和电场板p2之间的距离可以不同。例如，在散热构件240和电场板p2之间的距离可以是d3。由于空气层al设置在所述多个不平坦结构250之间，所以d3可以是d2和z2的总和。
[0116]
参照等式4，根据图9a的下半部分中示出的实施方式的半导体封装pkg可以包括具有高度z2的所述多个不平坦结构250，因此形成在散热构件240和电场板p2之间的电容的大小可以减小至图9a的上半部分中示出的没有所述多个不平坦结构250的实施方式的大小的x1倍。
[0117]
[等式4]
[0118][0119]
参照图4和图9b，通过在不包括所述多个不平坦结构的半导体封装pkg中增大模制构件30的高度以及增大半导体芯片20的板部分21的高度，可以预期与包括所述多个不平坦结构250的半导体封装pkg的电容效应降低类似的电容效应降低，例如半导体封装pkg的降低的总电容。
[0120]
例如，当板部分21的高度从h1增大到h2时，在金属部分m和散热构件40之间的距离可以增大，使得与形成在半导体封装pkg和电场板p2之间的电容的大小对应的c1可以减小。因此，与半导体封装pkg相关的等效电容ceq的大小可以减小，此外，可以防止由放电引起的对半导体封装pkg的损坏。
[0121]
参照等式5，在其中模制构件30和板部分21的高度增大的半导体封装pkg中，形成在金属部分m和散热构件40之间的电容的大小可以减小到其中模制构件30和板部分21的高度没有增大的半导体封装pkg的电容的大小的x2倍。
[0122]
[等式5]
[0123][0124]
然而，当模制构件30和板部分21的高度增大时，由于在空气层al和模制构件30与板部分21之间的介电常数的差异，与其中使用所述多个不平坦结构250的半导体封装pkg(诸如图7的示例)相比，制造效率会降低。因此，通过使用示例实施方式中的半导体封装pkg，可以减少额外的资源，并可以减少施加到半导体封装pkg的电应力。
[0125]
图10是示出根据一示例实施方式的半导体封装的剖视图。图11是示出当对半导体封装执行静电测试时形成在部件之间的电容的图。
[0126]
参照图10，在一示例实施方式中的半导体封装pkg可以类似于图6所示的半导体封装pkg。例如，半导体封装pkg可以包括封装板310、至少一个半导体芯片320和模制构件330，该至少一个半导体芯片320包括板部分321和布线部分322，该封装板310具有设置在其上表面上的焊球形的连接端子315。为了易于描述，封装板310和布线部分322可以被定义为金属
部分m。用于执行cdm测试的测试装置td可以包括接地板p1、电场板p2、绝缘层il和弹簧针p。
[0127]
然而，根据一示例实施方式的半导体封装pkg可以不包括包含所述多个不平坦结构150的散热构件140。在此实施方式中，半导体封装pkg的上表面结构可以被配置为模制构件330，并且模制构件330可以包括设置在其上表面上的多个不平坦结构350。例如，当制造模制构件330时，所述多个不平坦结构350可以形成在模制构件330的上表面上。
[0128]
所述多个不平坦结构350可以对应于图6所示的包括在半导体封装pkg中的所述多个不平坦结构150。例如，模制构件330可以包括第一区域和第二区域，第一区域具有多个不平坦结构350，所述多个不平坦结构350在与半导体芯片320相反的方向上具有预定高度z3，第二区域通过所述多个不平坦结构350与外部区域分隔开。
[0129]
所述多个不平坦结构350可以在平行于封装板310的上表面的第一方向(例如x方向)和第二方向(例如y方向)上彼此间隔开。在该示例实施方式中，其中设置所述多个不平坦结构350的第一区域的面积可以小于第二区域的面积。
[0130]
参照图11，在半导体封装pkg中累积和释放的电荷的量可以由形成在半导体封装pkg和设置在半导体封装pkg的外部区域中的金属之间的等效电容的大小确定。作为一示例，等效电容可以通过由c1、c2和c3的组合确定来建模。
[0131]
由于图10所示的半导体封装pkg不包括散热构件，所以形成在金属部分m和电场板p2之间的电容可以是c1，并且形成在接地板p1和电场板p2之间的电容可以是c2。形成在接地板p1和金属部分m之间的电容可以是c3。
[0132]
在根据图10的实施方式中的半导体封装pkg可以通过减小包括在所建模的等效电容中的c1、c2和c3当中的c1来减小等效电容的大小。例如，通过利用所述多个不平坦结构来增大在半导体封装pkg和半导体封装pkg的外部区域中的金属之间的距离，可以减少在半导体封装pkg中充入的电荷的量。
[0133]
图12是示出根据一示例实施方式的半导体封装的剖视图。图13是示出根据一示例实施方式的半导体封装的剖视图。
[0134]
图12和图13所示的半导体封装pkg可以分别类似于图6和图10所示的半导体封装pkg。例如，图12所示的半导体封装pkg可以包括散热构件440，图13所示的半导体封装pkg可以不包括散热构件。
[0135]
参照图12和图13，半导体封装pkg可以包括封装板410和510、至少一个半导体芯片420和520、模制构件430和530以及多个不平坦结构450和550。
[0136]
呈焊球形式的连接端子415和515可以设置在封装板410和510的上表面上，至少一个半导体芯片420和520可以包括由硅形成的板部分421和521以及包含多条金属布线的布线部分422和522。
[0137]
为了易于描述，封装板410和510以及布线部分422和522可以被定义为金属部分m。用于执行cdm测试的测试装置td可以包括接地板p1、电场板p2、绝缘层il和弹簧针p。
[0138]
然而，与图13所示的半导体封装pkg不同，图12所示的半导体封装pkg可以包括散热构件440。因此，在图12所示的半导体封装pkg和图13所示的半导体封装pkg之间，其中设置所述多个不平坦结构450和550的部件可以不同。
[0139]
在根据图12和图13的实施方式中，所述多个不平坦结构450和550可以被单独地制造以由与其它部件的材料不同的材料形成。被单独制造的所述多个不平坦结构450和550可
以在制造半导体封装pkg的过程结束时或在制造半导体封装pkg的过程期间附接到半导体封装pkg的上表面结构。
[0140]
例如，在图12所示的半导体封装pkg中被单独制造的所述多个不平坦结构450可以附接到散热构件440的上表面。在图13所示的半导体封装pkg中被单独制造的所述多个不平坦结构550可以附接到模制构件530的上表面。
[0141]
然而，图12和图13所示的半导体封装pkg的结构不必限于所示出的示例。例如，包括在半导体封装pkg中的部件的形状和布置可以变化，并且所述多个不平坦结构450和550的形状和布置也可以变化。
[0142]
图14是示出根据一示例实施方式的其中应用半导体封装的系统的框图。
[0143]
图14中的系统1000可以被实现为移动系统，诸如移动电话、智能电话、平板个人计算机(pc)、可穿戴装置、医疗保健装置或物联网(iot)装置。然而，图14中的系统1000不必限于移动系统，并可以被实现为个人计算机、膝上型计算机、服务器、媒体播放器或诸如导航系统的汽车装置。
[0144]
参照图14，系统1000可以包括主处理器1100、存储器1200a和1200b以及存储装置1300a和1300b，并且还可以包括图像捕获装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和/或连接接口1480。
[0145]
主处理器1100可以控制系统1000的整体操作，更具体地，控制包括在系统1000中的其它部件的操作。主处理器1100可以被实现为通用处理器、专用处理器或应用处理器。
[0146]
主处理器1100可以包括一个或更多个cpu核心1110，并且还可以包括用于控制存储器1200a、1200b和/或存储装置1300a、1300b的控制器1120。在示例实施方式中，主处理器1100还可以包括加速器1130，该加速器1130可以是用于诸如人工智能(ai)数据操作的高速数据操作的专用电路。加速器1130可以包括图形处理单元(gpu)、神经处理单元(npu)和/或数据处理单元(dpu)，并可以被实现为独立于主处理器1100的其它部件的芯片。
[0147]
存储器1200a和1200b可以用作系统1000的主存储器，并可以包括易失性存储器(诸如sram和/或dram)，或者可以包括非易失性存储器(诸如闪存、pram和/或rram)。存储器1200a和1200b可以被实现在与主处理器1100相同的封装中。
[0148]
存储装置1300a和1300b可以用作用于存储数据而不管电力是否被供应的非易失性存储装置，并且与存储器1200a和1200b相比可以具有相对大的存储容量。存储装置1300a和1300b可以包括存储控制器1310a和1310b以及用于在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(nvm)1320a和1320b。非易失性存储器1320a和1320b可以包括具有2维(2d)结构或3维(3d)v-nand(垂直nand)结构的闪存，但是可以包括其它类型的非易失性存储器，诸如pram和/或rram。
[0149]
存储装置1300a和1300b可以被包括在系统1000中，并可以与主处理器1100物理地间隔开，或者可以被实现在与主处理器1100相同的封装中。存储装置1300a和1300b可以具有与固态装置(ssd)或存储器卡相同的形状，使得存储装置1300a和1300b可以被组合以通过诸如连接接口1480的接口与系统1000的其它部件分离或附接到系统1000的其它部件。存储装置1300a和1300b可以基于标准协议，诸如通用闪存(ufs)、嵌入式多媒体卡(emmc)或非易失性存储器快速(nvme)，但是实施方式不必限于此。
[0150]
图像捕获装置1410可以捕获静止图像或运动图像，并可以被实现为相机、摄像机
和/或网络摄像头。
[0151]
用户输入装置1420可以从系统1000的用户接收各种类型的数据输入，并可以被实现为触摸板、键板、键盘、鼠标和/或麦克风。
[0152]
传感器1430可以感测可从系统1000外部获得的各种类型的物理量，并可以将感测到的物理量转换成电信号。传感器1430可以包括温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。
[0153]
通信装置1440可以取决于各种通信协议在系统1000外部存在的外部装置之间发送和接收信号。通信装置1440可以包括天线、收发器和/或调制解调器(modem)。
[0154]
显示器1450和扬声器1460可以用作分别向系统1000的用户输出视觉信息和听觉信息的输出装置。
[0155]
供电装置1470可以适当地转换从嵌入在系统1000中的电池和/或外部电源供应的电力，并可以将所转换的电力供应到系统1000的每个部件。
[0156]
连接接口1480可以在系统1000和连接到系统1000并与系统1000交换数据的外部装置之间提供连接。连接接口1480可以被实现为各种接口方法，诸如高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、小型计算机小接口(scsi)、串行连接scsi(sas)、外围部件互连(pci)、pci高速(pcie)、nvme、ieee 1394、通用串行总线(usb)、安全数字(sd)卡、多媒体卡(mmc)、emmc、ufs、嵌入式通用闪存(eufs)、紧凑型闪存(cf)卡接口。
[0157]
这里描述的实施方式中的半导体封装可以应用于图14所示的系统1000。例如，所述多个不平坦结构可以形成在应用于系统1000的半导体封装的表面上。所述多个不平坦结构可以减小形成在半导体封装和外部金属之间的电容。因此，可以减少应用于系统1000的半导体封装中累积的电荷，并可以减少半导体封装的开发成本和开发周期的延迟。此外，根据本公开的实施方式制造的系统可以具有在制造过程中发生损坏的降低的发生率。
[0158]
图15是示出根据一示例实施方式的包括半导体封装的电子装置的图。
[0159]
参照图15，根据一示例实施方式的包括半导体封装的电子装置2000可以包括主板2100、存储器封装2200、辅助存储器封装2300和控制器封装2400。存储器封装2200、辅助存储器封装2300和控制器封装2400可以安装在主板2100上。例如，电子装置2000可以被配置为ssd装置。因此，存储器封装2200可以包括多个半导体芯片(诸如例如闪存芯片)，辅助存储器封装2300可以包括至少一个dram芯片，控制器封装2400可以包括ssd控制器。然而，实施方式不必限于此，电子装置2000可以不限于ssd装置。
[0160]
此外，图15所示的电子装置2000的配置仅是一示例实施方式并且实施方式不必限于此。作为一示例，图15所示的电子装置2000可以包括被配置为单个封装的存储器封装2200，但是实施方式不必限于此，电子装置2000可以包括被配置为至少一个封装的存储器封装2200。
[0161]
存储器封装2200、辅助存储器封装2300和控制器封装2400可以每个通过球栅阵列(bga)方法经由诸如凸块或焊球的外部连接端子安装在主板2100上。然而，实施方式不必限于此。例如，包括在电子装置2000中的封装可以通过针栅阵列(pga)方法、带载封装(tcp)方法、板上芯片(cob)方法、四方扁平无引线(qfn)方法安装在主板2100上。
[0162]
存储器封装2200可以与根据这里描述的示例实施方式的半导体封装类似地配置。例如，存储器封装2200可以在其表面上包括多个不平坦结构。所述多个不平坦结构可以减
小形成在存储器封装2200和外部金属之间的电容。因此，可以减少包括在ssd装置2000中的存储器封装2200中累积的电荷，并可以减少对存储器封装2200的损坏。
[0163]
辅助存储器封装2300可以被配置为辅助存储器装置，可以被实现为dram 2300，并可以在ssd控制器2400和存储器封装2200之间的数据交换中用作缓冲器。
[0164]
控制器封装2400可以被实现为ssd控制器，并可以包括多个通道。控制器封装2400可以通过将各种控制信号施加到存储器封装2200来控制存储器封装2200中的半导体芯片。控制器封装2400可以被配置为根据协议(诸如串行高级技术附件(sata)标准、并行高级技术附件(pata)标准或小型计算机系统接口(scsi)标准)将信号发送到外部装置和从外部装置接收信号。sata标准可以包括sata-1，还可以包括所有sata系列标准，诸如sata-2、sata-3和e-sata(外部sata)。pata标准可以涵盖所有ide系列标准，诸如电子集成驱动器(ide)和增强ide(e-ide)。
[0165]
在一示例实施方式中的包括半导体封装的电子装置2000中，类似于存储器封装2200，辅助存储器封装2300和/或控制器封装2400可以在其表面上包括多个不平坦结构。所述多个不平坦结构可以减小形成在辅助存储器封装2300和/或控制器封装2400与外部金属之间的电容。因此，可以减少包括在电子装置2000中的封装中累积的电荷，并可以减少对封装的损坏。
[0166]
主板2100可以被实现为印刷电路板、柔性印刷电路板或带板。主板2100可以包括例如具有上表面和下表面的芯板以及形成在芯板的上表面和下表面上的树脂层。树脂层可以形成为多层结构，并且形成布线图案的信号层、接地层或电源层可以设置在多层结构之间。布线图案可以形成在树脂层上。在附图中，显示在主板2100上的多个小矩形图案可以指多个无源器件。用于与外部装置通信的接口2500可以形成在主板2100的一侧。
[0167]
根据前述示例实施方式，半导体封装可以在其表面上包括多个不平坦结构，从而减小形成在半导体封装和相邻外部金属之间的电容。
[0168]
半导体封装可以减少半导体封装的额外开发成本和开发周期的延迟，并可以在制造过程中减少在半导体封装中累积的电荷。
[0169]
尽管以上已经示出和描述了示例实施方式，但是对于本领域技术人员将是明显的，在不脱离由所附权利要求限定的本公开的范围的情况下，可以进行修改和变化。
[0170]
本技术要求于2021年8月10日在韩国知识产权局提交的韩国专利申请第10-2021-0105596号的优先权，该韩国专利申请的公开内容通过引用整体地结合于此。