一种时序控制方法和电路、转接卡、计算设备与流程

1.本技术涉及电路技术领域，尤其涉及一种时序控制方法和电路、转接卡、计算设备。


背景技术：

2.随着技术的快速发展，计算设备如服务器的性能及功能都在不断增强，服务器的配置也越来越复杂。例如，服务器设置了较多数量的pcie插槽，用户可以自由搭配多种外插卡即pcie卡，比如raid卡(redundant array of independent disks，raid，独立磁盘冗余阵列，或简称磁盘阵列)、网卡、gpu卡(graphic processing unit，gpu，图形处理器)等。
3.由于pcie卡的性能和功能也在不断增强，导致在开机过程中，pcie卡的启动速度较慢，存在bios扫描不到pcie卡而无法识别pcie卡的问题。


技术实现要素：

4.本技术实施例提供一种时序控制方法和电路、转接卡、计算设备，该时序控制方法使pcie卡在待机状态下能够运行，这样在开机过程中计算设备能够较快扫描到pcie卡，避免识别不到pcie卡。
5.第一方面，本技术实施例提供一种时序控制方法，所述时序控制方法包括：在从关机状态切换为待机状态时，给pcie卡供电并提供第一时钟信号和第一复位/解复位信号，使所述pcie卡基于所述第一时钟信号和所述第一复位/解复位信号运行；在从所述待机状态切换为开机状态时，根据主板发送的第二时钟信号提供所述第二时钟信号，根据所述主板发送的第二复位/解复位信号提供所述第二复位/解复位信号，使所述pcie卡基于所述第二时钟信号和所述第二复位/解复位信号运行；在从所述开机状态切换为所述待机状态时，停止接收所述主板发送的第二时钟信号和第二复位/解复位信号，并恢复至提供所述第一时钟信号和所述第一复位/解复位信号，使所述pcie卡基于所述第一时钟信号和所述第一复位/解复位信号运行。
6.也就是说，在待机状态，pcie卡可基于第一时钟信号和第一复位/解复位信号运行，在开机状态，pcie卡可基于第二时钟信号和第二复位/解复位信号运行。这样在待机状态和开机状态切换过程中，即由待机状态切换为开机状态或由开机状态切换为待机状态，能够分别为pcie卡提供满足要求的时钟信号、复位/解复位信号，保证pcie卡不会产生告警或无法正常工作，使pcie卡在待机状态下能够运行，例如，提前加载pcie卡操作系统和配置文件，从而在开机过程中计算设备能够较快扫描到pcie卡，避免识别不到pcie卡。
7.在一种可能的实现方式中，所述给pcie卡供电并提供第一时钟信号和第一复位/解复位信号，包括：给所述pcie卡提供供电信号，并在所述供电信号稳定一段时间后，给所述pcie卡提供所述第一时钟信号；在所述第一时钟信号持续一段时间后，提供所述第一复位/解复位信号；和/或，所述时序控制方法还包括：在从所述待机状态切换为所述关机状态时，先停止提供所述第一复位/解复位信号，间隔第一设定时间停止提供所述第一时钟信
号，间隔第二设定时间停止提供所述供电信号，所述第二设定时间大于所述第一设定时间。也就是说，在该实现方式中，在关机状态到待机状态，可依次提供供电信号、第一时钟信号和第一复位/解复位信号，而在待机状态到关机状态，可依次停止提供第一复位/解复位信号、第一时钟信号和供电信号，从而保证pcie卡能够安全可靠地运行和停止运行。
8.在一种可能的实现方式中，所述根据主板发送的第二时钟信号提供所述第二时钟信号，包括：接收所述主板发送的第二时钟信号，并根据所述第二时钟信号将所述第一时钟信号调整为所述第二时钟信号后提供给所述pcie卡；或，接收所述主板发送的第二时钟信号，并将提供给所述pcie卡的时钟信号由所述第一时钟信号切换为所述主板发送的所述第二时钟信号。也就是说，在该实现方式中，在开机状态下第二时钟信号可由主板提供，或者，在开机状态下可将待机状态下提供的第一时钟信号调整成第二时钟信号，第一时钟信号可以由振荡器产生。
9.在一种可能的实现方式中，所述时序控制方法还包括：接收所述pcie卡发送的故障信号，所述故障信号用于表示所述pcie卡是否出现故障而需要进行复位/解复位操作；所述使所述pcie卡基于所述第一时钟信号和所述第一复位/解复位信号运行，包括：根据所述第一复位/解复位信号和所述故障信号进行逻辑运算后获得复位/解复位信号，使所述pcie卡基于所述第一时钟信号和所述复位/解复位信号运行；和/或，所述使所述pcie卡基于所述第二时钟信号和所述第二复位/解复位信号运行，包括：根据所述第二复位/解复位信号和所述故障信号进行逻辑运算后获得复位/解复位信号，使所述pcie卡基于所述第二时钟信号和所述复位/解复位信号运行。也就是说，在该实现方式中，由于pcie卡可能会发生故障，在发生故障时可对pcie卡进行复位和解复位操作，因此，待机状态和/或开机状态提供给pcie卡的复位/解复位信号还可能受到pcie卡是否发生故障的影响。
10.第二方面，本技术实施例提供一种时序控制电路，所述时序控制电路包括：振荡器，用于输出第一时钟信号；时钟电路，用于接收所述第一时钟信号和在开机状态接收主板发送的第二时钟信号；控制电路和逻辑电路，所述控制电路用于向所述逻辑电路的第一输入端发送第一复位/解复位信号，所述逻辑电路的第二输入端用于在所述开机状态接收所述主板发送的第二复位/解复位信号；其中，在待机状态，所述时钟电路用于输出所述第一时钟信号给pcie卡，所述逻辑电路用于基于所述第一复位/解复位信号输出复位/解复位信号给所述pcie卡；在所述开机状态，所述时钟电路用于输出所述第二时钟信号给pcie卡，所述逻辑电路用于基于所述第二复位/解复位信号输出所述复位/解复位信号给所述pcie卡。
11.由于在待机状态，时钟电路可输出第一时钟信号给pcie卡，逻辑电路可基于第一复位/解复位信号输出复位/解复位信号给pcie卡；在开机状态，时钟电路可输出第二时钟信号给pcie卡，逻辑电路可基于第二复位/解复位信号输出复位/解复位信号给pcie卡，这样在待机状态和开机状态切换过程中，时序控制电路能够分别为pcie卡提供满足要求的时钟信号、复位/解复位信号，保证pcie卡不会产生告警或无法正常工作，实现时序控制电路使pcie卡在待机状态下运行，例如，提前加载pcie卡操作系统和配置文件，从而在开机过程中确保计算设备能够较快扫描到pcie卡，避免识别不到pcie卡。
12.在一种可能的实现方式中，在所述开机状态，所述时钟电路用于将输出所述第一时钟信号切换为输出所述第二时钟信号；或，在所述开机状态，所述时钟电路用于根据所述第二时钟信号将所述第一时钟信号调整为所述第二时钟信号后输出。也就是说，在该实现
方式中，时钟电路在开机状态下输出的第二时钟信号可以是主板提供的，也可以是调整振荡器提供的第一时钟信号后获得的。
13.在一种可能的实现方式中，所述控制电路用于在确定接收到所述时钟电路输出的第一消息后，输出所述第一复位/解复位信号，所述第一消息用于表示所述时钟电路能够输出稳定的所述第一时钟信号或所述第二时钟信号；和/或，所述控制电路用于向所述时钟电路发送控制信号，所述控制信号用于确定所述时钟电路向所述pcie卡发送所述第一时钟信号的开始时间。也就是说，在该实现方式中，在确定时钟电路能够向pcie卡发送稳定的时钟信号后，控制电路才开始提供第一复位/解复位信号；并且，控制电路还能确定时钟电路向pcie卡发送第一时钟信号的开始时间。
14.在一种可能的实现方式中，所述逻辑电路包括：与门，所述与门的第一输入端与所述控制电路的输出端连接，以接收所述第一复位/解复位信号，所述与门的第二输入端用于与所述主板连接，以接收所述主板发送的所述第二复位/解复位信号，所述与门的输出端用于输出所述复位/解复位信号给所述pcie卡。也就是说，在该实现方式中，逻辑电路的功能可通过与门实现，使得待机状态和开机状态均能够向pcie卡提供满足要求的复位/解复位信号。
15.在一种可能的实现方式中，所述时序控制电路还包括：下拉电路，与所述与门的第一输入端连接，并用于在所述控制电路未输出所述第一复位/解复位信号时将所述与门的第一输入端下拉为逻辑低电平；和/或，第一上拉电路，与所述与门的第二输入端连接，并用于在未接收到所述第二复位/解复位信号时将所述与门的第二输入端上拉为逻辑高电平。也就是说，在该实现方式中，为了在待机状态的初始阶段(此时控制电路尚未输出第一复位/解复位信号)使与门输出逻辑低电平，可设置下拉电路，以将与门的第一输入端进行下拉；并且，为了在待机状态的后面阶段(此时，控制电路已开始输出第一复位/解复位信号)，使与门基于第一复位/解复位信号输出复位/解复位信号给pcie卡，可设置上拉电路，以将与门的第二输入端进行上拉，确保与门的输出端输出的复位/解复位信号不受第二输入端输入信号的影响。
16.在一种可能的实现方式中，在所述待机状态，所述逻辑电路用于输出所述第一复位/解复位信号给所述pcie卡；在所述开机状态，所述逻辑电路用于输出所述第二复位/解复位信号给所述pcie卡。也就是说，在该实现方式中，若与门包括仅两个输入端，则与门的输出端输出的复位/解复位信号在待机状态可与第一输入端输入的第一复位/解复位信号一致，而在开机状态可与第二输入端输入的第二复位/解复位信号一致。
17.在一种可能的实现方式中，所述逻辑电路还用于接收所述pcie卡发送的故障信号或所述逻辑电路还用于接收所述控制电路基于所述pcie卡发送的至少一个第一故障信号判断是否需要进行复位/解复位操作后输出的故障信号，所述故障信号用于表示所述pcie卡是否出现故障而需要进行复位/解复位操作；其中，在待机状态，所述逻辑电路用于基于所述第一复位/解复位信号和所述故障信号输出所述复位/解复位信号给所述pcie卡；在所述开机状态，所述逻辑电路用于基于所述第二复位/解复位信号和所述故障信号输出所述复位/解复位信号给所述pcie卡。也就是说，在该实现方式中，由于pcie卡可能会发生故障，在发生故障时可对pcie卡进行复位和解复位操作，故待机状态和/或开机状态逻辑电路输出给pcie卡的复位/解复位信号还可能受到pcie卡是否发生故障的影响。
18.在一种可能的实现方式中，所述逻辑电路的与门还包括第三输入端，所述第三输入端用于接收所述故障信号，所述时序控制电路还包括第二上拉电路，所述第二上拉电路与所述与门的第三输入端连接，并用于在未接收到所述故障信号时将所述与门的第三输入端上拉为逻辑高电平。也就是说，在该实现方式中，通过与门可实现逻辑电路输出给pcie卡的复位/解复位信号在待机状态根据第一复位/解复位信号和故障信号确定，且在开机状态根据第二复位/解复位信号和故障信号确定。
19.在一种可能的实现方式中，所述时序控制电路还包括供电电路，所述供电电路包括开关器件，所述开关器件的一端与所述pcie卡的供电端连接，另一端用于与所述主板的供电端连接，所述控制电路还用于在待机状态和所述开机状态控制所述开关器件导通，以对所述pcie卡进行供电。也就是说，在该实现方式中，控制电路可控制给pcie卡供电的开始时间，保证pcie卡在待机状态也能运行。
20.第三方面，本技术实施例提供一种转接卡，所述转接卡包括：电路板，具有金手指，所述金手指用于插设在主板的插槽上；上述第二方面提供的时序控制电路，设置在所述电路板上。
21.第四方面，本技术实施例提供一种计算设备，所述计算设备包括：主板，所述主板上设置有插槽，上述第三方面提供的转接卡，所述转接卡的金手指插设在所述插槽内；pcie卡，安装在所述转接卡上，其中，所述主板用于在开机状态提供第二时钟信号和第二复位/解复位信号给所述转接卡的时序控制电路；在待机状态下，所述时序控制电路输出第一时钟信号和基于第一复位/解复位信号输出复位/解复位信号给所述pcie卡；在所述开机状态，所述时序控制电路输出所述第二时钟信号和基于所述第二复位/解复位信号输出所述复位/解复位信号给所述pcie卡。
22.本发明的其他特征和优点将在随后的具体实施例部分予以详细说明。
附图说明
23.下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
24.图1a为本技术实施例提供的一种时序控制方法的流程图；
25.图1b为根据本技术实施例的时序控制方法提供给pcie卡的供电信号、时钟信号和复位/解复位信号的时序图；
26.图2为本技术第一实施例提供的一种时序控制电路的结构示意图；
27.图3为本技术第二实施例提供的一种时序控制电路的结构示意图。
具体实施方式
28.为了更好地理解本技术，将参考实施例对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。
29.应注意，在本说明书中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合；另外，“第一”、“第二”、“第三”等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。
30.下面针对本技术实施例中用到的缩略语和关键术语进行详细介绍：
31.s5供电状态(s5 powerstatus)：即待机状态，计算机系统电源全部下电，主板bmc系统保持上电。
32.s0供电状态(s0 powerstatus)：即开机状态，计算机系统电源全部上电，系统正常运行。
33.时钟锁相(clock phase lock)：一种时钟相位控制技术，调整并保持目标时钟与参考时钟同相同频。
34.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
35.为了对服务器的功能进行扩展，服务器设置了较多数量的pcie插槽，用户可以自由搭配多种外插卡即pcie卡，如raid卡(redundant array of independent disks，raid，独立磁盘冗余阵列，或简称磁盘阵列)、网卡、gpu卡(graphic processing unit，gpu，图形处理器)等。由于pcie卡的性能和功能也在不断增强，导致在开机过程中，pcie卡的启动速度较慢，存在bios扫描不到pcie卡而无法识别pcie卡的问题。
36.鉴于此，本技术实施例提供一种时序控制方法和电路、转接卡和计算设备，在待机状态和开机状态切换过程中，能够分别为pcie卡提供满足要求的时钟信号、复位/解复位信号，保证pcie卡不会产生告警或无法正常工作，这样使pcie卡在待机状态下能够运行，从而在开机过程中使计算设备如服务器能够较快扫描到pcie卡，避免识别不到pcie卡。
37.图1a为本技术实施例提供的一种时序控制方法的流程图。图1b为根据本技术实施例的时序控制方法提供给pcie卡的供电信号、时钟信号和复位/解复位信号的时序图。如图1a和图1b所示，该时序控制方法包括以下步骤：
38.s101，在从关机状态ac_off切换为待机状态s5时，给pcie卡供电并提供第一时钟信号和第一复位/解复位信号，使pcie卡基于第一时钟信号和第一复位/解复位信号运行。
39.如图1b所示，给pcie卡供电并提供第一时钟信号和第一复位/解复位信号可包括：给pcie卡提供供电信号card_pwr，并在供电信号card_pwr稳定一段时间后，给pcie卡提供第一时钟信号；在第一时钟信号持续一段时间后，提供第一复位/解复位信号。其中，第一时钟信号和第一复位/解复位信号可为图1b中第一个s5状态的时钟信号card_clk和复位/解复位信号/card_perst。
40.s102，在从待机状态s5切换为开机状态s0时，根据主板发送的第二时钟信号提供第二时钟信号，根据主板发送的第二复位/解复位信号提供第二复位/解复位信号，使pcie卡基于第二时钟信号和第二复位/解复位信号运行。
41.其中，第二时钟信号和第二复位/解复位信号可为s0状态的时钟信号card_clk和复位/解复位信号/card_perst。并且，根据主板发送的第二时钟信号提供第二时钟信号可以有但不限于以下两种方案：
42.方案1——接收主板发送的第二时钟信号，并根据第二时钟信号将第一时钟信号调整为第二时钟信号后提供给pcie卡。
43.方案2——接收主板发送的第二时钟信号，并将提供给pcie卡的时钟信号由第一时钟信号切换为主板发送的第二时钟信号。
44.也就是说，在开机状态s0下，第二时钟信号可由主板提供，或者，可将待机状态s5下提供的第一时钟信号调整成第二时钟信号，第一时钟信号可以由振荡器产生。
45.s103，在从开机状态s0切换为待机状态s5时，停止接收主板发送的第二时钟信号和第二复位/解复位信号，并恢复至提供第一时钟信号和第一复位/解复位信号，使pcie卡基于第一时钟信号和第一复位/解复位信号运行。
46.其中，第一时钟信号和第一复位/解复位信号可为图1b中第二个s5状态的时钟信号card_clk和复位/解复位信号/card_perst。
47.也就是说，在待机状态s5，pcie卡可基于第一时钟信号和第一复位/解复位信号运行，在开机状态s0，pcie卡可基于第二时钟信号和第二复位/解复位信号运行。这样在待机状态s5和开机状态s0切换过程中，即由待机状态s5切换为开机状态s0或由开机状态s0切换为待机状态s5，能够分别为pcie卡提供满足要求的时钟信号、复位/解复位信号，保证pcie卡不会产生告警或无法正常工作，使pcie卡在待机状态s5下能够运行，例如，提前加载pcie卡操作系统和配置文件，从而在开机过程中实现计算设备能够较快扫描到pcie卡，避免识别不到pcie卡。
48.s104，在从待机状态s5切换为关机状态ac_off时，先停止提供第一复位/解复位信号，间隔第一设定时间停止提供第一时钟信号，间隔第二设定时间停止提供供电信号card_pwr，第二设定时间大于第一设定时间。
49.也就是说，如图1b所示，在关机状态ac_off到待机状态s5，可依次提供供电信号card_pwr、第一时钟信号和第一复位/解复位信号，而在待机状态s5到关机状态ac_off，可依次停止提供第一复位/解复位信号、第一时钟信号和供电信号card_pwr，从而保证pcie卡能够安全可靠地运行和停止运行。
50.具体地，图1b中的时序图可包括以下五个阶段：
51.1、第一阶段ac_off：当服务器未接通电源时，服务器整机未接收供电信号card_pwr、时钟信号card_clk、复位/解复位信号/card_perst，card_pwr、card_clk、card_perst均为低电平。
52.2、第二阶段(s5供电状态/待机状态)：当服务器插入电源后，服务器系统进入s5供电状态，并给pcie卡供电，此时，card_pwr先变为高电平，pcie卡供电稳定后，服务器为pcie卡提供时钟信号，时钟信号稳定后，服务器为pcie卡提供解复位信号(/card_perst拉高)，此时，pcie卡在s5供电状态可以正常工作。
53.3、第三阶段(s0供电状态/开机状态)：当服务器开机后，服务器系统进入s0供电状态，pcie卡保持供电，pcie卡接收的时钟信号card_clk与s0状态的pcie时钟同步，pcie卡接收的复位/解复位信号/card_perst与s0状态的复位/解复位信号/card_perst同步。
54.4、第四阶段(s5供电状态/待机状态)：当服务器关机后，服务器系统回到s5供电状态，pcie卡保持供电，pcie卡接收的时钟信号card_clk和复位/解复位信号/card_perst恢复至s5状态的时钟信号card_clk和复位/解复位信号/card_perst，pcie卡保持工作。
55.5、第五阶段ac_off：当服务器拔除电源后，服务器整机掉电，电源即供电、时钟、/perst同步结束。
56.另外，由于pcie卡可能会发生故障，在发生故障时可对pcie卡进行复位和解复位操作，故待机状态s5和/或开机状态s0提供给pcie卡的复位/解复位信号还可能受到pcie卡是否发生故障的影响。因此，时序控制方法还可包括：接收pcie卡发送的故障信号，故障信号用于表示pcie卡是否出现故障而需要进行复位/解复位操作。
57.在一些例子中，使pcie卡基于第一时钟信号和第一复位/解复位信号运行可包括：根据第一复位/解复位信号和故障信号进行逻辑运算后获得复位/解复位信号，使pcie卡基于第一时钟信号和复位/解复位信号运行。
58.在另一些例子中，使pcie卡基于第二时钟信号和第二复位/解复位信号运行可包括：根据第二复位/解复位信号和故障信号进行逻辑运算后获得复位/解复位信号，使pcie卡基于第二时钟信号和复位/解复位信号运行。
59.图2为本技术第一实施例提供的一种时序控制电路的结构示意图。如图2所示，时序控制电路包括振荡器、时钟电路、控制电路和逻辑电路10。振荡器用于输出第一时钟信号clk1。时钟电路用于接收第一时钟信号clk1和在开机状态接收主板发送的第二时钟信号clk2。控制电路用于向逻辑电路10的第一输入端发送第一复位/解复位信号s5_perst，逻辑电路10的第二输入端用于在开机状态接收主板发送的第二复位/解复位信号s0_perst。
60.在待机状态即s5供电状态，时钟电路用于输出第一时钟信号clk1给pcie卡，逻辑电路10用于基于第一复位/解复位信号s5_perst输出复位/解复位信号card_perst给pcie卡。
61.在开机状态即s0供电状态，时钟电路用于输出第二时钟信号clk2给pcie卡，逻辑电路10用于基于第二复位/解复位信号s0_perst输出复位/解复位信号card_perst给pcie卡。
62.也就是说，时钟电路在待机状态下输出给pcie卡的时钟信号card_clk为第一时钟信号clk1，在开机状态输出给pcie卡的时钟信号card_clk为第二时钟信号clk2。并且，在开机状态，时钟电路可用于将输出第一时钟信号clk1切换为输出第二时钟信号clk2；或者，时钟电路可用于根据第二时钟信号clk2将第一时钟信号clk1调整为第二时钟信号clk2后输出。即时钟电路在开机状态下输出的第二时钟信号clk2可以是主板提供的，也可以是调整振荡器提供的第一时钟信号clk1后获得的。
63.由于在待机状态，时钟电路可输出第一时钟信号clk1给pcie卡，逻辑电路10可基于第一复位/解复位信号s5_perst输出复位/解复位信号给pcie卡；在开机状态，时钟电路可输出第二时钟信号clk2给pcie卡，逻辑电路10可基于第二复位/解复位信号s0_perst输出复位/解复位信号给pcie卡，这样在待机状态和开机状态切换过程中，时序控制电路能够为pcie卡提供满足要求的时钟信号、复位/解复位信号，保证pcie卡不会产生告警或无法正常工作，实现使pcie卡在待机状态下能够运行，这样在开机过程中计算设备能够较快扫描到pcie卡，避免识别不到pcie卡。
64.另外，在待机状态，为了保证pcie卡能够运行，也需要给pcie卡供电。因此，时序控制电路还可包括供电电路。示例性地，如图2所示，供电电路可包括开关器件s，开关器件s的一端与pcie卡的供电端连接，另一端用于与主板的供电端连接，控制电路还用于在待机状态和开机状态控制开关器件s导通，以对pcie卡进行供电。在关机状态，控制电路还可控制开关器件s断开，以停止对pcie卡进行供电。并且，为了方便安装，开关器件s可与时序控制电路的其他器件一起集成在电路板上，以形成转接卡。在有需要的情况下，开关器件s也可集成在主板上。
65.也就是说，本技术实施例的时序控制电路可保障服务器在s5供电状态(即待机状态)与s0供电状态(即开机状态)之间切换时，pcie卡的供电、pcie时钟、/card_perst(复位/
解复位信号)的时序控制满足标准pcie时序需求，使pcie卡能够正常工作。
66.继续参考图2，为了在确定时钟电路能够向pcie卡发送稳定的时钟信号后，控制电路才开始提供第一复位/解复位信号s5_perst，控制电路可用于在确定接收到时钟电路输出的第一消息后，输出第一复位/解复位信号s5_perst，第一消息用于表示时钟电路能够输出稳定的第一时钟信号clk1或第二时钟信号clk2。
67.另外，控制电路可用于向时钟电路发送控制信号，控制信号用于确定时钟电路向pcie卡发送第一时钟信号clk1的开始时间。即控制电路还能确定何时向pcie卡发送第一时钟信号，例如，pcie卡能够获得稳定的电源时，控制电路向时钟电路发送控制信号。
68.在一个例子中，逻辑电路10可包括与门，与门的第一输入端与控制电路的输出端连接，以接收第一复位/解复位信号s5_perst，与门的第二输入端用于与主板连接，以接收主板发送的第二复位/解复位信号s0_perst，与门的输出端用于输出复位/解复位信号card_perst给pcie卡。也就是说，逻辑电路10的功能可通过与门实现，使得待机状态和开机状态均能够向pcie卡提供满足要求的复位/解复位信号。
69.进一步地，时序控制电路还可包括下拉电路20。下拉电路20与与门的第一输入端连接，并用于在控制电路未输出第一复位/解复位信号s5_perst时将与门的第一输入端下拉为逻辑低电平。示例性地，如图2所示，下拉电路20可包括下拉电阻，该下拉电阻的一端接地，另一端与与门的第一输入端连接。时序控制电路还可包括第一上拉电路30，第一上拉电路30与与门的第二输入端连接，并用于在未接收到第二复位/解复位信号s0_perst时将与门的第二输入端上拉为逻辑高电平。示例性地，如图2所示，第一上拉电路30包括上拉电阻，该上拉电阻的一端与与门的第二输入端连接，另一端接高电平，如3.3v电压。
70.也就是说，在待机状态的初始阶段，控制电路尚未输出第一复位/解复位信号s5_perst，为了在待机状态的初始阶段使与门输出逻辑低电平(即上面介绍的图1b中第一个s5阶段中card_perst的低电平部分)，可设置下拉电路20，以将与门的第一输入端进行下拉；并且，为了在待机状态的后面阶段(此时，控制电路已开始输出解复位信号)，使与门基于第一复位/解复位信号s5_perst输出复位/解复位信号给pcie卡，可设置第一上拉电路30，以将与门的第二输入端进行上拉，使得在待机状态与门的输出端的输出结果不会受第二输入端的影响。
71.另外，在一些例子中，如图2所示，在待机状态，逻辑电路10可用于输出第一复位/解复位信号s5_perst给pcie卡；在开机状态，逻辑电路10可用于输出第二复位/解复位信号s0_perst给pcie卡。也就是说，若与门包括仅两个输入端，则与门的输出端输出的复位/解复位信号在待机状态可与第一输入端输入的第一复位/解复位信号s5_perst一致，而在开机状态可与第二输入端输入的第二复位/解复位信号s0_perst一致。
72.具体地，在图2中，本技术实施例的时序控制电路的电路控制逻辑可如下：
73.当服务器插入电源后，服务器进入s5供电状态即待机状态，控制电路输出信号clock_en使能时钟电路，时钟电路输出第一时钟信号clk1如100m时钟(晶振提供)给pcie卡，即此时card_clk为clk1，并且，时钟电路在输出稳定的第一时钟信号clk1后发送第一消息给控制电路或控制电路检测到100m时钟延时一段时间后，控制电路输出第一复位/解复位信号s5_perst给逻辑电路10如与门电路，控制与门电路输出/card_perst进行解复位。
74.当服务器开机后，服务器系统进入s0供电状态，主板发出第二时钟信号clk2如
100m时钟给时钟电路，时钟电路锁相s0状态时钟相位，输出同步s0状态的时钟即第二复位/解复位信号s0_perst至与门电路，接管控制pcie卡复位/解复位。
75.当服务器关机后即待机状态，时钟电路持续输出100m时钟(晶振提供)给pcie卡，控制电路通过第一复位/解复位信号s5_perst输出至与门电路，接管控制逻辑电路输出给pcie卡的复位和解复位信号card_perst。
76.图3为本技术第二实施例提供的一种时序控制电路的结构示意图。如图3所示，与图2所示的时序控制电路的不同之处在于，在图3中，逻辑电路10还用于接收pcie卡发送的故障信号card_fault或逻辑电路10还用于接收控制电路基于pcie卡发送的至少一个第一故障信号判断是否需要进行复位/解复位操作后输出的故障信号card_fault，故障信号card_fault用于表示pcie卡是否出现故障而需要进行复位/解复位操作。也就是说，在一些例子中，只要pcie卡发生故障就进行复位/解复位操作，此时，逻辑电路10可直接接收pcie卡发送的故障信号card_fault；在另一些例子中，在pcie卡发生故障后，先上报给控制电路，控制电路判断该故障是否需要进行复位/解复位操作，若判断结果为是，则控制电路发送故障信号card_fault给与门电路，若判断结果为否，则控制电路不发送故障信号给与门。
77.其中，在待机状态，逻辑电路10可用于基于第一复位/解复位信号s5_perst和故障信号card_fault输出复位/解复位信号card_perst给pcie卡；在开机状态，逻辑电路10可用于基于第二复位/解复位信号s0_perst和故障信号card_fault输出复位/解复位信号card_perst给pcie卡。
78.由于pcie卡可能会发生故障，在发生故障时可对pcie卡进行复位和解复位操作，因此，在待机状态，逻辑电路10输出给pcie卡的复位/解复位信号会受到第一复位/解复位信号s5_perst和pcie卡是否发生故障即故障信号的影响，并且，在待机状态，时序控制电路尚未接收主板发送的第二复位/解复位信号s0_perst，故逻辑电路输出给pcie卡的复位和解复位信号card_perst不受第二复位/解复位信号s0_perst的影响；在开机状态，逻辑电路10输出给pcie卡的复位/解复位信号会受到第二复位/解复位信号s0_pers和pcie卡是否发生故障即故障信号的影响，并且，在开机状态，逻辑电路输出给pcie卡的复位和解复位信号card_perst不受第一复位/解复位信号s5_perst的影响。
79.继续参考图3，逻辑电路10包括与门，与门还可包括第三输入端，第三输入端用于接收故障信号card_fault，时序控制电路还包括第二上拉电路40，第二上拉电路40与与门的第三输入端连接，并用于在未接收到故障信号card_fault时将与门的第三输入端上拉为逻辑高电平。示例性地，如图3所示，第二上拉电路40可包括上拉电阻，该上拉电阻的一端与与门的第三输入端连接，另一端接高电平。并且，第二上拉电路40的上拉电阻的另一端可与第一上拉电路30的上拉电阻的另一端连接。这样通过与门可使逻辑电路10输出给pcie卡的复位/解复位信号card_perst在待机状态根据第一复位/解复位信号s5_perst和故障信号card_fault确定，且在开机状态，根据第二复位/解复位信号s0_perst和故障信号card_fault确定。
80.也就是说，本技术第一实施例和第二实施例的时序控制电路可包括以下核心器件：
81.1、时钟电路，如时钟锁相mux输出电路，该电路主要为时钟输出与相位、频率跟随电路，时钟电路的主要功能为：
82.(1)在s5供电状态时，保持第一时钟信号如100m时钟输出；
83.(2)在s0供电状态时，保持与s0状态的pcie时钟即第二时钟信号同步输出。
84.2、控制电路，如bmc控制电路，即控制电路的功能可由bmc(baseboard management controller，基板管理控制器)实现，此时控制电路可与时序控制电路的其他器件设置在不同的电路板上。控制电路的主要功能为：
85.(1)控制时钟电路的时钟输出时间；
86.(2)输出第一复位/解复位信号s5_perst。
87.3、逻辑电路：该逻辑电路可为与门电路，主要功能为：
88.(1)将控制电路输出的第一复位/解复位信号s5_perst与主板在s0状态输出的第二复位/解复位信号s0_perst进行逻辑处理后，输出复位/解复位信号card_perst给pcie卡。
89.本技术通过设计时钟锁相mux输出电路、bmc控制电路、与门电路以及相关的控制逻辑，实现了在服务器在s5供电状态与s0供电状态之间切换时，可持续提供符合标准pcie时序的供电、时钟、复位信号，保障了pcie卡正常工作，扩展了服务器的应对更多需求的适配场景。
90.另外，本技术实施例还提供一种转接卡，该转接卡包括电路板和上述的时序控制电路。电路板具有金手指，金手指用于插设在主板的插槽上。时序控制电路设置在电路板上。
91.本技术实施例的转接卡即riser卡/升卡，在riser卡上设计了时钟电路如时钟锁相mux输出电路、控制电路如bmc、逻辑电路如与门电路，使得不需要重新开发更改服务器的主板方案，只需要配置该riser卡和供电线缆即可支持需要在s5供电状态下工作的pcie卡，减小开发成本，满足了服务器更多的配置需求。
92.进一步地，本技术实施例还提供一种计算设备，计算设备包括主板、pcie卡、上述的转接卡。主板上设置有插槽，转接卡的金手指插设在插槽内。pcie卡安装在转接卡上。pcie卡可包括网卡如dpu(data processing unit，数据处理器)、gpu卡、raid卡中的一者。
93.其中，主板用于在开机状态提供第二时钟信号clk2和第二复位/解复位信号s0_perst给转接卡的时序控制电路；在待机状态下，时序控制电路输出第一时钟信号clk1和基于第一复位/解复位信号s5_perst输出复位/解复位信号给pcie卡；在开机状态，时序控制电路输出第二时钟信号clk2和基于第二复位/解复位信号s0_perst输出复位/解复位信号给pcie卡。
94.综上所述，自带小型计算机系统的pcie卡需要在服务器s5供电状态工作，若服务器在s5供电状态下停止输出pcie卡的供电、时钟信号、/card_perst，便不能在服务器s5与s0供电状态切换过程中，为pcie卡提供满足标准pcie时序需求的供电信号、时钟信号、/card_perst信号，导致pcie卡产生告警或者无法正常工作。因此，自带小型计算机系统的pcie卡需要在服务器s5供电状态提前启动，运行系统与程序，以解决服务器开机过程中由于板卡启动较慢导致bios扫描不到pcie卡而无法识别pcie卡的问题。也就是说，该pcie卡业务配置比较重要，在服务器从s0转到s5供电状态后需要保持供电如12v、pcie时钟、/card_perst信号，以保持pcie卡正常工作，保持业务配置。因此，本技术实施例的应用场景可为：服务器在s5供电状态没有设计供电功能，或者没有设计时钟输出功能或者没有设计
电源、时钟、/card_eprst时序控制功能。
95.最后说明的是：以上实施例仅用以说明本技术的技术方案，而对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。