一种规模化量子芯片布线方法、装置、设备及存储介质与流程

1.本发明涉及量子芯片技术领域，特别是涉及一种规模化量子芯片布线方法、一种规模化量子芯片布线装置、一种规模化量子芯片布线设备以及一种计算机可读存储介质。


背景技术：

2.在量子计算领域的技术研发中，科研人员常常在量子芯片版图的设计中消耗大量精力。量子芯片版图的设计工具多为商业化软件，科研人员需要手动绘制来进行布线，或者花费时间学习计算机编程语言以搭建量子芯片版图，进行大量的重复性工作，浪费人才资源，制约了量子芯片设计效率。
3.现有的量子芯片绘图布线方法多为人工布线，效率很低。尽管已经有了一些自动生成版图的设想提出，但是大多仅提出了基本的设想，或者是只针对量子比特、平面波导谐振器等元件的自动化设计。在自动化布线领域，现有的一维链状布线方法难以满足规模化量子芯片的需求。所以如何提供一种规模化量子芯片的自动布线方案是本领域技术人员急需解决的问题。


技术实现要素：

4.本发明的目的是提供一种规模化量子芯片布线方法，可以实现量子芯片矩阵的规模化布线；本发明的另一目的在于提供一种规模化量子芯片布线装置、一种规模化量子芯片布线设备以及一种计算机可读存储介质，可以实现量子芯片矩阵的规模化布线。
5.为解决上述技术问题，本发明提供一种规模化量子芯片布线方法，包括：
6.获取量子芯片中量子元器件的矩阵分布数据；
7.调用预设的元件库，根据所述矩阵分布数据确定量子芯片矩阵和引脚；所述引脚与所述量子芯片矩阵中量子元器件相对应，所述引脚沿所述量子芯片矩阵边缘分布；
8.将所述引脚与所述量子元器件相对应；所述引脚包括多个引脚组，所述量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组；
9.将所述量子元器件与对应的引脚相连接，生成目标芯片版图。
10.可选的，所述获取量子芯片中量子元器件的矩阵分布数据包括：
11.获取量子比特的比特矩阵分布数据；
12.所述调用预设的元件库，根据所述矩阵分布数据确定量子芯片矩阵和引脚包括：
13.调用预设的元件库，根据所述比特矩阵分布数据生成量子比特矩阵；
14.根据所述量子比特矩阵，添加对应量子比特的读取腔，位于相邻量子比特之间的耦合电容，生成量子芯片矩阵；
15.根据所述矩阵分布数据确定所述引脚。
16.可选的，所述获取量子比特的比特矩阵分布数据包括：
17.获取量子比特在x方向的数量以及在y方向的数量，作为所述比特矩阵分布数据。
18.可选的，所述将所述量子元器件与对应的引脚相连接，生成目标芯片版图包括：
19.将所述量子芯片矩阵中所述读取线与所述控制线引出至所述量子芯片矩阵的边缘；
20.将引出至边缘的所述读取线与所述控制线连接对应的引脚，生成目标芯片版图。
21.可选的，根据所述矩阵分布数据确定量子芯片矩阵和引脚包括：
22.根据所述矩阵分布数据确定量子芯片矩阵；
23.在第一引脚区设置对应所述量子芯片矩阵中最下一行的量子元器件的引脚；所述第一引脚区位于所述量子芯片矩阵下方；所述最下一行的量子元器件中左半部的量子元器件所对应的引脚组位于所述第一引脚区的左侧，右半部的量子元器件所对应的引脚组位于所述第一引脚区的右侧。
24.可选的，在将所述引脚与所述量子元器件相对应之前，还包括：
25.当第二引脚区中无法容纳所述引脚，和/或所述第三引脚区无法容纳所述引脚时，将无法容纳的引脚组移动至第四引脚区和/或所述第一引脚区；所述第二引脚区位于所述量子芯片矩阵左侧，所述第三引脚区位于所述量子芯片矩阵右侧，所述第四引脚区位于所述量子芯片矩阵上方。
26.可选的，在将所述引脚与所述量子元器件相对应之前，还包括：
27.当所述第一引脚区与所述第四引脚区无法容纳所述引脚组时，调整所述量子元器件的尺寸以扩大所述量子芯片矩阵四周的面积。
28.本发明还提供了一种规模化量子芯片布线装置，包括：
29.获取模块，用于获取量子芯片中量子元器件的矩阵分布数据；
30.调用模块，用于调用预设的元件库，根据所述矩阵分布数据确定量子芯片矩阵和引脚；所述引脚与所述量子芯片矩阵中量子元器件相对应，所述引脚沿所述量子芯片矩阵边缘分布；
31.对应模块，用于将所述引脚与所述量子元器件相对应；所述引脚包括多个引脚组，所述量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组；
32.生成模块，用于将所述量子元器件与对应的引脚相连接，生成目标芯片版图。
33.本发明还提供了一种规模化量子芯片布线设备，所述设备包括：
34.存储器：用于存储计算机程序；
35.处理器：用于执行所述计算机程序时实现如上述任一项所述规模化量子芯片布线方法的步骤。
36.本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述规模化量子芯片布线方法的步骤。
37.本发明所提供的一种规模化量子芯片布线方法，包括：获取量子芯片中量子元器件的矩阵分布数据；调用预设的元件库，根据矩阵分布数据确定量子芯片矩阵和引脚；引脚与量子芯片矩阵中量子元器件相对应，引脚沿量子芯片矩阵边缘分布；将引脚与量子元器件相对应；引脚包括多个引脚组，量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组；将量子元器件与对
应的引脚相连接，生成目标芯片版图。
38.通过先确定量子芯片矩阵以及引脚的数量，将引脚在量子芯片矩阵边缘自动分布，且在分配引脚与对应的量子元器件时，具体将量子芯片矩阵分为左右半部，具体左半部引脚对应左侧引脚组，右半部引脚对应右侧引脚组；最后通过自动生成连接线将引脚与量子元器件对应连接的方式，可以实现量子芯片矩阵的规模化自动布线。
39.本发明还提供了一种规模化量子芯片布线装置、一种规模化量子芯片布线设备以及一种计算机可读存储介质，同样具有上述有益效果，在此不再进行赘述。
附图说明
40.为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本发明实施例所提供的一种规模化量子芯片布线方法的流程图；
42.图2为本发明实施例所提供的一种具体的规模化量子芯片布线方法的流程图；
43.图3为量子比特矩阵布局示意图；
44.图4为本发明实施例所提供的另一种具体的规模化量子芯片布线方法的流程图；
45.图5为一种目标芯片版图示意图；
46.图6为另一种目标芯片版图示意图；
47.图7为引脚设置对比图；
48.图8为引脚区概念示意图；
49.图9为本发明实施例所提供的一种规模化量子芯片布线装置的结构框图；
50.图10为本发明实施例所提供的一种规模化量子芯片布线设备结构框图。
具体实施方式
51.本发明的核心是提供一种规模化量子芯片布线方法。在现有技术中，现有的量子芯片绘图布线方法多为人工布线，效率很低。尽管已经有了一些自动生成版图的设想提出，但是大多仅提出了基本的设想，或者是只针对量子比特、平面波导谐振器等元件的自动化设计。在自动化布线领域，现有的一维链状布线方法难以满足规模化量子芯片的需求。
52.而本发明所提供的一种规模化量子芯片布线方法，包括：获取量子芯片中量子元器件的矩阵分布数据；调用预设的元件库，根据矩阵分布数据确定量子芯片矩阵和引脚；引脚与量子芯片矩阵中量子元器件相对应，引脚沿量子芯片矩阵边缘分布；将引脚与量子元器件相对应；引脚包括多个引脚组，量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组；将量子元器件与对应的引脚相连接，生成目标芯片版图。
53.通过先确定量子芯片矩阵以及引脚的数量，将引脚在量子芯片矩阵边缘自动分布，且在分配引脚与对应的量子元器件时，具体将量子芯片矩阵分为左右半部，具体左半部引脚对应左侧引脚组，右半部引脚对应右侧引脚组；最后通过自动生成连接线将引脚与量子元器件对应连接的方式，可以实现量子芯片矩阵的规模化自动布线。
54.为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
55.请参考图1，图1为本发明实施例所提供的一种规模化量子芯片布线方法的流程图。
56.参见图1，在本发明实施例中，规模化量子芯片布线方法包括：
57.s101：获取量子芯片中量子元器件的矩阵分布数据。
58.在实际情况中同一量子芯片中的量子元器件会以矩阵的方式分布，因此该矩阵分布数据具体可以表征各个量子元器件的数量以及位置分布，以便后续根据矩阵分布数据生成具体的版图结构以及引脚。
59.s102：调用预设的元件库，根据矩阵分布数据确定量子芯片矩阵和引脚。
60.在本发明实施例中所述引脚与所述量子芯片矩阵中量子元器件相对应，所述引脚沿所述量子芯片矩阵边缘分布。在本步骤之前通常需要预先建立有元件库，该元件库中具体包括有各种量子元器件的模型，该模型可以体现对应量子元器件的元件预设参数。上述量子元器件具体可以包括有量子比特、耦合电容、读取腔、控制线、读取线。而其对应的元件预设参数具体可以包括各元件的尺寸，转角半径，参考点等等。
61.在本步骤中，会根据上述表征各个量子元器件的数量以及位置分布的矩阵分布数据，生成量子芯片矩阵以及引脚，其中量子芯片矩阵为各个量子元器件呈矩阵分布后所形成的版图结构；而每一量子元器件对应有一定数量的引脚，而在本步骤中确定的引脚的数量为全部量子元器件对应引脚数量的总和。
62.具体的，在本步骤中引脚需要与量子芯片矩阵中量子元器件相对应，而引脚具体会沿量子芯片矩阵边缘分布，该引脚通常只会分布一层，便于后续走线的设置。上述引脚会沿量子芯片矩阵边缘分布，从而减少后续生成走线的长度。
63.s103：将引脚与量子元器件相对应。
64.在本发明实施例中所述引脚包括多个引脚组，所述量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组。上述s102中确定的量子芯片矩阵和引脚通常具有各自的坐标，而在本步骤中可以将引脚与对应的量子元器件通常坐标相互对应，建立对应关系，从而在后续步骤中可以基于该对应关系自动生成走线，完成目标芯片版图的生成。
65.在本发明实施例中具体会以行为单位对量子芯片矩阵的结构进行划分，其中每一行量子元器件共对应两个引脚组，该行量子元器件中位于左半部的量子元器件对应位于量子芯片矩阵左侧的引脚组，该行量子元器件中位于右半部的量子元器件对应位于量子芯片矩阵右侧的引脚组。而当该行量子元器件为单数，无法完全左右平分时，使位于中间的量子元器件对应左侧引脚组或右侧引脚组均可。在具体对应过程中，可以将相对应的引脚的坐标和量子元器件的坐标相互关联，生成对应关系，以便后续步骤根据该对应关系进行布线，生成目标芯片版图。有关本步骤的具体内容将在下述发明实施例中做详细介绍，在此不再进行赘述。
66.s104：将量子元器件与对应的引脚相连接，生成目标芯片版图。
67.在本步骤中会根据上述对应关系，通过连接线将量子元器件与对应的引脚相连接，从而实现目标芯片版图的自动生成。
68.本发明实施例所提供的一种规模化量子芯片布线方法，通过先确定量子芯片矩阵以及引脚的数量，将引脚在量子芯片矩阵边缘自动分布，且在分配引脚与对应的量子元器件时，具体将量子芯片矩阵分为左右半部，具体左半部引脚对应左侧引脚组，右半部引脚对应右侧引脚组；最后通过自动生成连接线将引脚与量子元器件对应连接的方式，可以实现量子芯片矩阵的规模化自动布线。
69.有关本发明所提供的一种规模化量子芯片布线方法的具体内容将在下述发明实施例中做详细介绍。
70.请参考图2以及图3，图2为本发明实施例所提供的一种具体的规模化量子芯片布线方法的流程图；图3为量子比特矩阵布局示意图。
71.参见图2，在本发明实施例中，规模化量子芯片布线方法包括：
72.s201：获取量子比特的比特矩阵分布数据。
73.在本发明实施例中量子芯片中各种量子元器件之间具有对应关系，例如量子比特需要与读取腔一一对应，相邻量子比特之间需要设置耦合电容，而控制线需要与量子比特以及耦合电容相对应，读取腔需要与读取腔相对应。因此根据上述一种量子元器件的数量和/或分布，既可以确定其他量子元器件的数量和/或分布。因此，在本步骤中具体会仅获取对应量子比特的比特矩阵分布数据，该比特矩阵分布数据可以表征量子比特的数量以及分布情况。
74.具体的，本步骤可以具体包括：获取量子比特在x方向的数量以及在y方向的数量，作为所述比特矩阵分布数据。即在输入时，用户可以通过输入量子比特在x方向的数量以及在y方向的数量，从而确定出量子比特矩阵的分布情况，包括量子比特的总数量等。相应的，在本发明实施例中量子比特会按照上述内容呈x*y矩阵式排布。
75.s202：调用预设的元件库，根据比特矩阵分布数据生成量子比特矩阵。
76.在本步骤中会调用上述元件库，根据上述比特矩阵分布数据，以及预设的参数，调整量子比特矩阵的大小，同时为量子比特矩阵赋予坐标。
77.s203：根据量子比特矩阵，添加对应量子比特的读取腔，位于相邻量子比特之间的耦合电容，生成量子芯片矩阵。
78.参见图3，在本步骤中会以量子比特矩阵为参考系，添加耦合电容、读取腔等原件，从而形成量子芯片矩阵。上述读取腔通常与量子比特一一对应，耦合电容位于相邻量子比特之间。上述量子比特和耦合电容对应有控制线，读取腔对应有读取线，在后续步骤中连接量子元器件与引脚时就是将量子比特和耦合电容通过控制线连接对应的引脚，并通过读取线将读取腔与对应的引脚连接。
79.具体的，在本发明实施例中根据输入的量子比特数量，按照输入时确定的行值x与列值y，为其赋予(x，y)形式的坐标，按照二维笛卡尔坐标系的原则，量子比特由(0，0)开始扩展。在设置耦合电容时，耦合电容需要对齐量子比特的电容臂，向x、y轴方向扩展。量子比特、x方向的耦合电容、y方向的耦合电容分别设定坐标为(q_x,q_x)、(xc_x,xc_y)、(yc_x,yc_y)、同时，以量子比特为参考点，为每一个量子比特添加谐振腔。
80.s204：根据矩阵分布数据确定引脚。
81.在本步骤中需要根据上述矩阵分布数据确定引脚，具体可以根据上述比特矩阵分布数据确定引脚的总数，并沿量子芯片矩阵的边缘设置引脚。在设置引脚时，会从引脚中划分出引脚组，与每行的量子元器件相对应。需要说明的是，由于量子芯片矩阵在形成后具有固定的尺寸，因此该量子芯片矩阵四周的空间为固定空间。而通常在设置引脚时对引脚之间的间距具有限制，引脚之间距离具有最小值；且通常控制线、读取线等传输线之间也存在最低线距，因此在量子芯片矩阵四周设置引脚的数量存在上限。
82.s205：将引脚与量子元器件相对应。
83.本步骤与上述s103基本一致，详细内容请参考上述发明实施例，在此不再进行赘述。
84.s206：将量子芯片矩阵中读取线与控制线引出至量子芯片矩阵的边缘。
85.在本步骤中，首先需要将量子芯片矩阵中与读取腔连接的读取线，以及与量子芯片和耦合电容连接的控制线引出至量子芯片矩阵的边缘。
86.s207：将引出至边缘的读取线与控制线连接对应的引脚，生成目标芯片版图。
87.在本步骤中会从量子芯片矩阵边缘，将读取线以及控制线延伸至对应的引脚，从而实现目标芯片版图的设置。
88.本发明实施例所提供的一种规模化量子芯片布线方法，仅根据量子比特的分布数据就可以生成整个量子芯片矩阵的版图，以最终实现目标芯片版图的生成，实现量子芯片矩阵的规模化自动布线。
89.有关本发明所提供的一种规模化量子芯片布线方法的具体内容将在下述发明实施例中做详细介绍。
90.请参考图4至图8，图4为本发明实施例所提供的另一种具体的规模化量子芯片布线方法的流程图；图5为一种目标芯片版图示意图；
91.图6为另一种目标芯片版图示意图；图7为引脚设置对比图；图8为引脚区概念示意图。
92.参见图4，在本发明实施例中，规模化量子芯片布线方法包括：
93.s301：获取量子芯片中量子元器件的矩阵分布数据。
94.s302：根据矩阵分布数据确定量子芯片矩阵。
95.上述s301至s302已在上述发明实施例中做详细介绍，在此不再进行赘述。
96.s303：在第一引脚区设置对应量子芯片矩阵中最下一行的量子元器件的引脚。
97.参见图5，在本发明实施例中，所述第一引脚区位于所述量子芯片矩阵下方；所述最下一行的量子元器件中左半部的量子元器件所对应的引脚组位于所述第一引脚区的左侧，右半部的量子元器件所对应的引脚组位于所述第一引脚区的右侧。当然，在本步骤中还会在第二引脚区以及第三引脚区沿所述量子芯片矩阵边缘设置引脚。
98.参见图6，在本发明实施例中一共可以设置有四个区域，分别为第一引脚区、第二引脚区、第三引脚区以及第四引脚区，具体会在这四个区域中设置引脚。上述第一引脚区具体位于量子芯片矩阵下方空间，在本发明实施例中默认第一引脚区始终开启，以至少设置最下一行量子元器件的引脚。具体的，在本步骤中会在第一引脚区设置至少两组引脚组，具体会在第一引脚区左侧区域设置至少一组引脚组，该引脚组对应最下一行的量子元器件中左半部的量子元器件；具体还会在第一引脚区右侧区域设置至少一组引脚组，该引脚组对
应最下一行的量子元器件中右半部的量子元器件。
99.上述第二引脚区位于量子芯片矩阵左侧空间，第三引脚区位于量子芯片矩阵右侧空间，第四引脚区位于量子芯片矩阵上方空间，在本发明实施例中大部分引脚主要集中在第二引脚区以及第三引脚区。假如每一行、列量子比特的数目分别为nx，ny，则每一行x方向和y方向上的耦合电容的数目分别为nx_c＝nx-1，ny_c＝nx。上述第一引脚区为默认启动，最下一行，即第一行的量子比特和耦合电容的控制线将默认连接到第一引脚区。
100.下述max()函数为在多个数据中取最大值，int()函数为向下取整。具体的，当每一行的量子比特数为偶数时，第一引脚区左侧每一引脚组的引脚数设定为n1_left＝nx/2 int(nx_c/2) 1，第一引脚区右侧每一引脚组的引脚数设定为n1_right＝nx/2 int(nx_c/2)；从第二排开始，n1_left＝n2，n1_right＝n3。第二引脚区每一引脚组的引脚数设定为n2＝nx/2 int(nx_c/2) 1 ny_c/2；第三引脚区每一引脚组的引脚数设定为n3＝nx/2 int(nx_c/2) ny_c/2；第四引脚区左侧每一引脚组的引脚数与二引脚区相同，n4_left＝n2，第四引脚区右侧每一引脚组的引脚数与三引脚区相同，n4_right＝n3。
101.当每一行的量子比特数为奇数时，第一引脚区左侧每一引脚组的引脚数设定为n1_left＝int(nx/2) 1 nx_c/2，第一引脚区右侧每一引脚组的引脚数设定为n1_right＝int(nx/2) nx_c/2；第二引脚区每一引脚组的引脚数设定为n2＝int(nx/2) 1 nx_c/2 int(ny_c/2)；第三引脚区每一引脚组的引脚数设定为n3＝int(nx/2) 1 nx_c/2 int(ny_c/2)；第四引脚区左侧每一引脚组的引脚数与二引脚区相同，n4_left＝n2，第四引脚区右侧每一引脚组的引脚数与三引脚区相同，n4_right＝n3。即在本发明实施例中会在量子芯片矩阵左侧的第二引脚区设置每一行量子元器件中对应无法均分的量子元器件所对应的引脚。
102.四个引脚区的引脚间距分别为gap1_left、gap1_right、gap2、gap3、gap4_left、gap4_right。第二引脚区和第三引脚区每一组的引脚所占长度之差满足|n2*gap2-n3*gap3|≤δ，其中δ为控制第二引脚区、三引脚区引脚所占长度之差的额定差值。
103.s304：当第二引脚区中无法容纳引脚，和/或第三引脚区无法容纳引脚时，将无法容纳的引脚组移动至第四引脚区和/或第一引脚区。
104.参见图6，在本发明实施例中，所述第二引脚区位于所述量子芯片矩阵左侧，所述第三引脚区位于所述量子芯片矩阵右侧，所述第四引脚区位于所述量子芯片矩阵上方。在第二引脚区以及第三引脚区设置引脚之后，发现第二引脚区无法容纳设置的引脚，和/或第三引脚区无法容纳引脚时，通常是当第二引脚区、三引脚区所占长度大于量子比特矩阵区的长度时，会将无法容纳的引脚组移动至第四引脚区和/或第一引脚区。需要说明的是，当第二引脚区、第三引脚区足够容纳引脚时，其结构具体如图5所示，则可以不起用第四引脚区。若第二引脚区、第三引脚区无法容纳引脚时，则会先启用第四引脚区。
105.参见图7，具体的，在启动第四引脚区后，会依次在第一引脚区和第四引脚区交替添加新的引脚组，即引脚组可以交替向第一引脚区与第四引脚区延伸。
106.s305：当第一引脚区与第四引脚区无法容纳引脚组时，调整量子元器件的尺寸以扩大所述量子芯片矩阵四周的面积。
107.当各引脚区占满时，则需要调整量子元器件的尺寸，扩展量子芯片矩阵面积、增加引线长度以满足引脚数的需求。在本发明实施例中目标芯片版图的长度满足：
108.chip_length＝max(n2*gap2,n3*gap3,matrix_length) l_y；
109.目标芯片版图的宽度满足：
110.chip_width＝matrix_width l_x；
111.其中matrix_length为量子芯片矩阵的长度，matrix_length为量子芯片矩阵的宽度，l_x为横向的布线最小长度，l_y为纵向的布线最小长度。
112.s306：将引脚与量子元器件相对应。
113.参见图8，图8中引脚r为控制引脚，引脚z为读取引脚。通常情况下，在一个引脚组中通常包括一个读取引脚和至少一个个控制引脚，其中读取引脚需要通过读取线与读取腔连接，控制引脚需要通过控制线与量子比特或耦合电容连接。在对同一引脚区中的引脚赋予坐标时，可以对控制引脚赋予(a，b)形式的坐标，对读取引脚赋予(a)形式的坐标。而对于具有相同a坐标的引脚可以划分为一个引脚组，此时每个引脚组包括一个读取引脚和至少一个个控制引脚。
114.上述坐标(a，b)具体由(0，0)开始扩展。其中，a表示引脚组，b表示引脚组中的目标引脚排序。第一引脚区左侧的引脚坐标设定为(t1l_a，t1l_b)，第一引脚区右侧的引脚坐标设定为(t1r_a，t1r_b)；第二引脚区的引脚坐标设定为(t2_a，t2_b)；第三引脚区的引脚坐标设定为(t3_a，t3_b)；第四引脚区左侧的引脚坐标设定为(t4l_a，t4l_b)，第四引脚区右侧的引脚坐标设定为(t4r_a，t4r_b)。读取引脚的坐标值a对应其所需连接谐振腔的参考点的y坐标。对于在不同引脚区的引脚组，应分别讨论。第一引脚区的控制引脚首先对应第一行量子比特和x方向耦合电容的控制线，a坐标对应量子元器件的y坐标，b坐标对应量子元器件的x坐标；随着量子比特行数的增加，第一引脚区开始增加引脚组时，新增的引脚组继承第一引脚区的坐标，以相同的规律对应新增的各量子元器件；值得注意的是，y方向的耦合电容与目标引脚的对应关系为，a-1对应y。第二引脚区的引脚组数m2应为量子比特的行数ny减去第一引脚区单侧的引脚组数m1和第四引脚区单侧的引脚组数m4，m2＝ny-m1-m4，因此各量子元器件的坐标对应关系为：量子比特和x方向耦合电容a对应y-m1，y方向耦合电容a-1对应y-m1。第三引脚区和第二引脚区有相似的对应关系。第四引脚区的目标引脚坐标由两侧向中间，由(0，0)开始扩展，各元件的坐标对应关系为：量子比特和x方向耦合电容a对应y-ny m4，y方向耦合电容a-1对应y-ny m4。
115.上述各量子元器件的控制线与控制引脚之间的对应关系，控制引脚的b坐标与不同量子元器件的x坐标的对应关系应分情况讨论。每一行量子比特数目为偶数时，引线引出到量子比特矩阵左侧的各量子元器件，坐标y大于0时，控制引脚与x方向耦合电容的对应关系为b对应n
’‑
1-x，其中n’为每一引脚组所含的引脚数；控制引脚与量子比特的对应关系为b对应x int(nx/2)，控制引脚与y方向耦合电容的对应关系为b对应x；引线引出到量子比特矩阵右侧的各量子元器件，坐标y大于0时，控制引脚与x方向耦合电容的对应关系为b对应x int(nx_c/2) 1，控制引脚与量子比特的对应关系为b对应n
’‑
x，其中n’为每一引脚组所含的引脚数；控制引脚与y方向耦合电容的对应关系为b对应nx-1-x。
116.每一行量子比特数目为奇数时，引线引出到量子比特矩阵右侧的各量子元器件，坐标y大于0时，控制引脚与x方向耦合电容的对应关系为b对应n
’‑
1-x，其中n’为每一引脚组所含的引脚数，控制引脚与量子比特的对应关系为b对应x int(nx/2)，控制引脚与y方向耦合电容的对应关系为b对应x；引线引出到量子比特矩阵右侧的各量子元器件，坐标y大于
0时，控制引脚与x方向耦合电容的对应关系为b-1对应x int(nx_c/2)，控制引脚量子比特的对应关系为b对应n
’‑
x，其中n’为每一引脚组所含的引脚数；控制引脚与y方向耦合电容的对应关系为b对应nx-1-x。
117.s307：将量子芯片矩阵中读取线与控制线引出至量子芯片矩阵的边缘。
118.当每一行的量子比特数为偶数时，从第二行开始，x≤nx/2时，坐标为(q_x，q_y)、(xc_x，xc_y)、(yc_x，yc_y-1)的各量子元器件引出控制线到量子芯片矩阵的左侧；x＞nx/2时，坐标为(q_x，q_y)、(xc_x，xc_y)、(yc_x，yc_y-1)的各量子元器件引出控制线到量子芯片矩阵的右侧。当每一行的量子比特数为奇数时，从第二行开始，x＜int(nx/2)时，坐标为(q_x，q_y)、(xc_x，xc_y)、(yc_x，yc_y-1)的各量子元器件引出控制线到量子芯片矩阵的左侧；x＞int(nx/2)时，坐标为(q_x,q_y)、(xc_x,xc_y)、(yc_x,yc_y-1)的各量子元器件引出控制线到量子芯片矩阵的右侧；x＝int(nx/2)时，坐标为(q_x,q_y)的量子比特引出到量子芯片矩阵的左侧、(xc_x,xc_y)、(yc_x,yc_y-1)的耦合电容引出控制线到量子芯片矩阵的右侧。上述引出的控制线会被赋予和相应元件相同的坐标值。
119.s308：将引出至边缘的读取线与控制线连接对应的引脚，生成目标芯片版图。
120.在本步骤中会按坐标为每一行的谐振腔添加读取线。以每一行谐振腔的y坐标为参考点，添加读取线，并将读取线连接到相应引脚组的读取引脚。同时，根据上述控制引脚与量子元器件的对应关系，将被赋予坐标值的控制线连接至对应坐标值的控制引脚，以生成目标芯片版图。
121.上述量子比特矩阵中通常nx≥3，ny≥3。nx的最大值受到量子比特、耦合电容器件的尺寸限制。上述对应方法是通过为各量子元器件设定参考点，在生成量子芯片矩阵时通过不同量子元器件的相应参考点自动吸附实现的精准对齐，在连接引脚与量子芯片矩阵时通过预设控制线自动连接相应参考点实现布线。
122.在本步骤之后，具体可以通过仿真软件，对目标芯片版图进行仿真分析；如果仿真结果满足要求，则输出该目标芯片版图，流程结束；若仿真结果不满足要求，可以重新修改参数，至少循环上述生成确定量子芯片矩阵和引脚至生成目标芯片版图的步骤，并对新生成的目标芯片版图进行仿真，直至目标芯片版图符合要求。
123.具体的，在本发明实施例中量子比特与谐振腔采用“异面耦合”形式。量子比特和耦合电容在一个衬底上，谐振腔、控制线和读取线在另一衬底上。两个衬底上的器件使用异面电容耦合的方式，将量子比特层与谐振腔层耦合到一起，实现能量交换。
124.本发明实施例所提供的一种规模化量子芯片布线方法的优点在于，可以快速、准确地获得规模化量子芯片布线的最优解，只需要用户输入目标参数，就可以自动获得目标芯片版图，极大提高了规模化量子芯片设计的效率；本发明采用的量子比特矩阵布局相比于一般的一维链状量子比特布局，具有更好的扩展性和更合理的分布面积，尤其适用规模化的量子芯片布局，同时，“异面耦合”形式减少了量子比特与谐振腔之间的串扰。
125.下面对本发明实施例所提供的一种规模化量子芯片布线装置进行介绍，下文描述的规模化量子芯片布线装置与上文描述的规模化量子芯片布线方法可相互对应参照9。
126.请参考图9，图9为本发明实施例所提供的一种规模化量子芯片布线装置的结构框图。
127.参见图9，在本发明实施例中，规模化量子芯片布线装置可以包括：
128.获取模块100，用于获取量子芯片中量子元器件的矩阵分布数据。
129.调用模块200，用于调用预设的元件库，根据所述矩阵分布数据确定量子芯片矩阵和引脚；所述引脚与所述量子芯片矩阵中量子元器件相对应，所述引脚沿所述量子芯片矩阵边缘分布。
130.对应模块300，用于将所述引脚与所述量子元器件相对应；所述引脚包括多个引脚组，所述量子芯片矩阵中处于同一行的量子元器件中，左半部量子元器件对应左侧的一引脚组，右半部量子元器件对应右侧的一引脚组。
131.生成模块400，用于将所述量子元器件与对应的引脚相连接，生成目标芯片版图。
132.作为优选的，在本发明实施例中，获取模块100用于：
133.获取量子比特的比特矩阵分布数据。
134.调用模块200包括：
135.调用单元，用于调用预设的元件库，根据所述比特矩阵分布数据生成量子比特矩阵；
136.元件添加单元，用于根据所述量子比特矩阵，添加对应量子比特的读取腔，位于相邻量子比特之间的耦合电容，生成量子芯片矩阵；
137.引脚生成单元，用于根据所述矩阵分布数据确定所述引脚。
138.作为优选的，在本发明实施例中，所述获取模块100用于：
139.获取量子比特在x方向的数量以及在y方向的数量，作为所述比特矩阵分布数据。
140.作为优选的，在本发明实施例中，所述生成模块400包括：
141.引出单元，用于将所述量子芯片矩阵中所述读取线与所述控制线引出至所述量子芯片矩阵的边缘。
142.连接单元，用于将引出至边缘的所述读取线与所述控制线连接对应的引脚，生成目标芯片版图。
143.作为优选的，在本发明实施例中，调用模块200包括：
144.矩阵生成单元，用于根据所述矩阵分布数据确定量子芯片矩阵；
145.第一引脚设置单元，用于在第一引脚区设置对应所述量子芯片矩阵中最下一行的量子元器件的引脚；所述第一引脚区位于所述量子芯片矩阵下方；所述最下一行的量子元器件中左半部的量子元器件所对应的引脚组位于所述第一引脚区的左侧，右半部的量子元器件所对应的引脚组位于所述第一引脚区的右侧。
146.作为优选的，在本发明实施例中，在对应模块300之前，还包括：
147.延伸模块，用于当第二引脚区中无法容纳所述引脚，和/或所述第三引脚区无法容纳所述引脚时，将无法容纳的引脚组移动至第四引脚区和/或所述第一引脚区；所述第二引脚区位于所述量子芯片矩阵左侧，所述第三引脚区位于所述量子芯片矩阵右侧，所述第四引脚区位于所述量子芯片矩阵上方。
148.作为优选的，在本发明实施例中，在对应模块300之前，还包括：
149.当所述第一引脚区与所述第四引脚区无法容纳所述引脚组时，调整所述量子元器件的尺寸以扩大所述量子芯片矩阵四周的面积。
150.本实施例的规模化量子芯片布线装置用于实现前述的规模化量子芯片布线方法，因此规模化量子芯片布线装置中的具体实施方式可见前文中规模化量子芯片布线方法的
实施例部分，例如，获取模块100，调用模块200，对应模块300，生成模块400分别用于实现上述规模化量子芯片布线方法中步骤s101至s104，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。
151.下面对本发明实施例提供的一种规模化量子芯片布线设备进行介绍，下文描述的规模化量子芯片布线设备与上文描述的规模化量子芯片布线方法以及规模化量子芯片布线装置可相互对应参照。
152.请参考图10，图10为本发明实施例所提供的一种规模化量子芯片布线设备结构框图。
153.参照图10，该规模化量子芯片布线设备可以包括处理器11和存储器12。
154.所述存储器12用于存储计算机程序；所述处理器11用于执行所述计算机程序时实现上述发明实施例中所述的规模化量子芯片布线方法。
155.本实施例的规模化量子芯片布线设备中处理器11用于安装上述发明实施例中所述的规模化量子芯片布线装置，同时处理器11与存储器12相结合可以实现上述任一发明实施例中所述的规模化量子芯片布线方法。因此规模化量子芯片布线设备中的具体实施方式可见前文中的规模化量子芯片布线方法的实施例部分，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。
156.本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一发明实施例中所介绍的一种规模化量子芯片布线方法。其余内容可以参照现有技术，在此不再进行展开描述。
157.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
158.专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
159.结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
160.最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排
除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
161.以上对本发明所提供的一种规模化量子芯片布线方法、一种规模化量子芯片布线装置、一种规模化量子芯片布线设备以及一种计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。