半导体装置及其制造方法与流程

技术特征：
1.一种半导体装置，其特征在于包括：衬底；第1晶体管，具备设置在所述衬底的第1扩散层区域及第2扩散层区域、设置在所述衬底上的第1栅极绝缘膜、相对于所述第1栅极绝缘膜设置在与所述衬底为相反侧的第1栅极电极、与所述第1扩散层区域相接的第1扩散层侧硅化物层、与所述第2扩散层区域相接的第2扩散层侧硅化物层、及从与所述衬底为相反侧和所述第1栅极电极相接的第1栅极硅化物层；第2晶体管，具备设置在所述衬底的第3扩散层区域及第4扩散层区域、设置在所述衬底上的第2栅极绝缘膜、相对于所述第2栅极绝缘膜设置在与所述衬底为相反侧的第2栅极电极、及从与所述衬底为相反侧和所述第2栅极电极相接的第2栅极硅化物层，且所述第3扩散层区域被所述第2栅极绝缘膜覆盖；及第1触点，一端与所述第3扩散层区域相接；且所述第2栅极绝缘膜包含第1部分及第2部分，所述第1部分位于所述衬底与所述第2栅极电极之间，所述第2部分设置在所述第3扩散层区域上，且所述衬底的表面的垂直方向上的所述第2部分的厚度小于所述衬底的所述表面的垂直方向上的所述第1部分的厚度，且所述衬底的所述表面的垂直方向上的所述第1部分的厚度大于所述衬底的所述表面的垂直方向上的所述第1栅极绝缘膜的厚度。2.根据权利要求1所述的半导体装置，其特征在于：所述衬底包含设置有所述第1晶体管的第1衬底部、及设置有所述第2晶体管的第2衬底部，且在相对于所述衬底的所述表面垂直的方向上，在第1衬底部与第2衬底部之间具有阶差。3.根据权利要求1所述的半导体装置，其特征在于：相对于所述衬底的所述表面垂直的方向上的所述第2部分的厚度比相对于所述衬底的所述表面垂直的方向上的所述第1栅极绝缘膜的厚度厚。4.根据权利要求1所述的半导体装置，其特征在于：相对于所述衬底的表面垂直的方向上的所述第2部分的厚度比相对于所述衬底的所述表面垂直的方向上的所述第2栅极硅化物层的厚度厚。5.根据权利要求1所述的半导体装置，其特征在于：所述衬底包含设置有所述第1晶体管的第1衬底部、及设置有所述第2晶体管的第2衬底部，且在相对于所述衬底表面垂直的方向上，在第1衬底部与第2衬底部之间具有阶差；所述第2部分设置在所述第1部分与所述阶差之间。6.根据权利要求1所述的半导体装置，其特征在于：在所述第1晶体管与所述第2晶体管之间具有元件分离部，所述第2部分与所述元件分离部相接。7.根据权利要求1所述的半导体装置，其特征在于：所述第1栅极硅化物层的上表面与所述第2栅极硅化物层的上表面形成在相对于所述衬底的所述表面垂直的方向上的相同高度位置。
8.根据权利要求1所述的半导体装置，其特征在于：包括保护膜，所述保护膜覆盖所述第1晶体管及所述第2晶体管。9.根据权利要求8所述的半导体装置，其特征在于：所述保护膜与所述第1栅极硅化物层及所述第2栅极硅化物层相接。10.根据权利要求1所述的半导体装置，其特征在于包括：第2接触电极，与所述第1栅极硅化物层连接；第3接触电极，与所述第1扩散层侧硅化物层连接；及第4接触电极，与所述第2栅极硅化物层连接。11.根据权利要求1所述的半导体装置，其特征在于：所述第2晶体管的栅极长度比所述第1晶体管的栅极长度长。12.根据权利要求1所述的半导体装置，其特征在于：相对于所述衬底的所述表面垂直的方向上的所述第1栅极绝缘膜的厚度是从所述第1栅极绝缘膜与所述第1栅极电极的界面到所述第1栅极绝缘膜与所述衬底表面的界面的距离，相对于所述衬底表面垂直的方向上的所述第2栅极绝缘膜的所述第2部分的厚度是从所述第2部分与所述第2栅极电极的界面到所述第2部分与所述衬底表面的界面的距离。13.根据权利要求2所述的半导体装置，其特征在于：所述第1扩散层侧硅化物层与所述阶差相接。14.一种半导体装置，其特征在于包括：衬底；第1晶体管，具备设置在所述衬底的表面即第1表面的第1扩散层区域及第2扩散层区域、设置在所述第1表面的第1栅极绝缘膜、相对于所述第1栅极绝缘膜设置在与所述衬底为相反侧的第1栅极电极、及与所述第1扩散层区域相接的硅化物层；第2晶体管，具备设置在所述衬底的表面即第2表面的第3扩散层区域及第4扩散层区域、设置在所述第2表面的第2栅极绝缘膜、及相对于所述第2栅极绝缘膜设置在与所述衬底为相反侧的第2栅极电极，且所述第3扩散层区域被所述第2栅极绝缘膜覆盖；及元件分离区域，一部分与所述硅化物层相接，另一部分与所述第3扩散区域层相接，在与所述衬底的表面垂直的第1方向上，所述元件分离区域的表面位于所述第1表面与所述第2表面之间；且所述第2栅极绝缘膜包含第1部分及第2部分，所述第1部分位于所述衬底与所述第2栅极电极之间，所述第2部分设置在所述第3扩散层区域上，所述第2部分的一部分与所述元件分离区域相接，所述衬底的所述表面的垂直方向上的所述第1部分的厚度大于所述衬底的所述表面的垂直方向上的所述第1栅极绝缘膜的厚度；且在所述第1方向上，所述第2表面配置在相对于所述第1表面较低的位置。15.根据权利要求14所述的半导体装置，其特征在于：与所述衬底的表面垂直的所述第1方向上的所述第2部分的厚度小于所述第1方向上的所述第1部分的厚度。16.一种半导体装置的制造方法，其特征在于包含如下步骤：准备衬底，该衬底在具有第1表面的第1衬底部上的一部分形成有第1栅极绝缘膜，在具
有位置比所述第1表面低的第2表面的第2衬底部上形成有第2栅极绝缘膜，在所述第1栅极绝缘膜上形成有第1栅极电极，且在所述第2栅极绝缘膜上形成有第2栅极电极；在所述第1表面上的另一部分形成第1扩散层区域及第2扩散层区域，并且在所述第2表面上的一部分形成第3扩散层区域及第4扩散层区域；在所述第3扩散层区域被所述第2栅极绝缘膜覆盖的状态下，形成与所述第1扩散层区域相接的第1扩散层侧硅化物层、及与所述第2扩散层区域相接的第2扩散层侧硅化物层；对所述第2表面的所述第2栅极绝缘膜的一部分进行蚀刻；及形成贯通所述第2栅极绝缘膜且到达所述第3扩散层区域的触点。

技术总结
本发明的实施方式提供一种能实现电特性提高的半导体装置及其制造方法。本发明的实施方式的半导体装置具备衬底、第1晶体管及第2晶体管。所述第1晶体管具备设置在所述衬底的第1扩散层区域及第2扩散层区域、第1栅极绝缘膜、第1栅极电极、与所述第1扩散层区域相接的第1扩散层侧硅化物层、与所述第2扩散层区域相接的第2扩散层侧硅化物层、及与所述第1栅极电极相接的第1栅极硅化物层。所述第2晶体管具备设置在所述衬底的第3扩散层区域及第4扩散层区域、第2栅极绝缘膜、第2栅极电极、及与所述第2栅极电极相接的第2栅极硅化物层，且所述第2栅极绝缘膜比所述第1栅极绝缘膜厚。极绝缘膜比所述第1栅极绝缘膜厚。极绝缘膜比所述第1栅极绝缘膜厚。


技术研发人员：新居雅人
受保护的技术使用者：铠侠股份有限公司
技术研发日：2022.02.24
技术公布日：2023/2/17