一种二次上电过程中改善电源瞬态响应的电路的制作方法

1.本发明涉及集成电路领域，更具体地，涉及一种二次上电过程中改善电源瞬态响应的电路。


背景技术：

2.现有技术中，在栅极驱动电路中，通常会在电荷泵与功率管的栅极之间接入下拉单元，以确保当该栅极驱动电路的输入端电压快速掉电时，下拉单元能够实现功率管栅极的彻底放电，以防止出现功率管漏极二次上电时，由于功率管栅极未彻底放电导致功率管直通，有过大电流经由功率管流至负载端损坏负载的情况。然而，由于下拉电路的存在，当输入端电压快速下降但未低于欠压锁定阈值v
uvlo
时，下拉电路将形成低阻放电通路，从而迅速拉低功率管的栅极电压至地电位，导致功率管无法导通，并进一步的影响功率管的正常工作状态。
3.因此，为了确保具有栅极驱动电路，且栅极驱动电路中包含下拉单元的芯片能够实现应用场景下的合理的、正常的使用，亟需一种新的改善电路，在防止输入电压vin快速掉电至欠压锁定阈值以下后，且功率管栅极电压未彻底放电的同时，保证输入电压vin在欠压锁定阈值以上时功率管的正常工作状态。


技术实现要素：

4.为解决现有技术中存在的不足，本发明的目的在于，提供一种二次上电过程中改善电源瞬态响应的电路，通过增加欠压锁定控制单元，进一步的控制下拉单元的导通与截止状态，在防止功率管栅极电压过高的同时，保证功率管的正常工作状态。
5.本发明采用如下的技术方案。
6.一种二次上电过程中改善电源瞬态响应的电路，其中，电路包括欠压锁定单元、控制单元、下拉单元、电荷泵和功率管；欠压锁定单元，与控制单元连接，用于基于输入电压v
in
与欠压锁定阈值v
uvlo
的比较获得控制电压v
′
uvlo
；控制单元，与下拉单元连接，用于基于控制电压v
′
uvlo
控制下拉单元的导通或截止状态；下拉单元，分别与控制单元、电荷泵和功率管连接，用于在处于导通状态时对功率管的栅极实现彻底放电，在处于截止状态时维持功率管的栅极电压；电荷泵，与功率管栅极连接，用于为功率管提供栅极电压。
7.优选地，在欠压锁定单元中，当输入电压v
in
大于欠压锁定阈值v
uvlo
时，控制单元v
′
uvlo
的输出为高电平；当输入电压v
in
小于欠压锁定阈值v
uvlo
时，控制单元v
′
uvlo
的输出为低电平。
8.优选地，控制单元包括偏置电流产生结构、第一电流镜、第二电流镜和开关控制管；其中，偏置电流产生结构，与第一电流镜连接，用于生成偏置电流并输入至第一电流镜中；第一电流镜，分别与偏置电流产生结构、第二电流镜连接，用于基于偏置电流生成第一镜像电流；第二电流镜，分别与第一电流镜、开关控制管连接，用于基于第一镜像电流生成第二镜像电流；开关控制管，分别与欠压锁定单元的输出端、第二电流镜、下拉单元连接，用
于基于控制电压v
′
uvlo
的控制选择将第二镜像电流输出至下拉单元中。
9.优选地，偏置电流产生结构包括电阻r3、r4，mos管mn1、mn2；并且，电阻r3一端与输入电压v
in
连接，另一端分别与mos管mn1的漏极、mn2的栅极连接；mos管mn1的源极接地，栅极分别与电阻r4的一端、mos管mn2的源极连接；电阻r4的另一端接地；mos管mn2的漏极作为偏置电流产生结构的输出端与第一电流镜连接。
10.优选地，第一电流镜包括镜像mos管mp1和mp2；其中，mp1的源极与输入电压v
in
连接，漏极和栅极分别与mp2的栅极、偏置电流产生结构的输出端连接；mp2的源极与输入电压v
in
连接，漏极作为第一电流镜的输出端与第二电流镜连接。
11.优选地，第二电流镜包括镜像mos管mn3和mn4；其中，mn3的源极接地，漏极和栅极分别与mn4的栅极、第一电流镜的输出端连接；mn4的源极接地，漏极作为第二电流镜的输出端与开关控制管连接。
12.优选地，开关控制管mn5的栅极连接欠压锁定单元输出端输出的控制电压v
′
uvlo
，并基于控制电压v
′
uvlo
导通或截止；开关控制管mn5的源极与第二电流镜的输出端连接，漏极作为控制单元的输出端与下拉单元连接。
13.优选地，当开关控制管mn5导通时，控制单元的输出电流为其中，v
mn1_gs
为nmos管mn1的栅源极电压。
14.优选地，下拉电路包括第一支路和第二支路；其中，第一支路，与控制单元的输出端连接，用于基于控制单元的输出电流控制第一支路生成控制电压vc；第二支路，与第一支路连接，并基于控制电压vc实现导通或截止，并在导通时对功率管的栅极实现彻底放电，在截止时维持功率管的栅极电压。
15.优选地，第一支路包括nmos管mn6、pmos管mp3、降压电阻r2、稳压电阻r1、稳压电容c1和电流源ibias；其中，nmos管mn6栅极分别与稳压电阻r1的一端、稳压电容c1的一端、第二支路中nmos管mn7的栅极连接；稳压电阻r1的另一端与输入电压v
in
连接，稳压电容c1的另一端接地；nmos管mn6漏极分别与电荷泵的输出端、功率管的栅极连接，源极与降压电阻r2的一端连接；降压电阻r2的另一端分别与控制单元的输出端、pmos管mp3的源极连接；pmos管mp3的栅极与输入电压v
in
连接，漏极分别与电流源ibias的一端、第二支路中nmos管mn8的栅极连接，电流源ibias的另一端接地。
16.优选地，当控制单元产生输出电流时，第一支路中降压电阻r2产生的压降为其中，v
mn1_gs
为nmos管mn1的栅源极电压。
17.优选地，当控制单元产生输出电流时，第一支路处于截止状态，控制电压为0v；当控制单元不产生输出电流时，第一支路处于导通状态，控制电压控制第二支路的导通。
18.优选地，调节电阻r2和r4的阻值，以使得等式优选地，调节电阻r2和r4的阻值，以使得等式成立；其中，v
x
为输入电压v
in
的压降；v
mn1_gs
为nmos管mn1的栅源极电压；v
mn6_th
和v
mp3_th
分别为mos管mn6和mp3的开启门限电压。
19.优选地，第二支路包括nmos管mn7和mn8；其中，nmos管mn7的栅极分别与第一支路中nmos管mn6的栅极、稳压电阻r1的一端和稳压电容c1的一端连接；nmos管mn7的源极分别与电荷泵的输出端、功率管mnpwr的栅极连接、源极与nmos管mn8的漏极连接；nmos管mn8的
栅极分别与第一支路中pmos管mp8的栅极、电流源ibias的一端连接，源极接地。
20.优选地，当控制电压为0v时，第二支路处于截止状态，维持功率管的栅极电压；当控制电压控制第二支路的导通时，第二支路对功率管的栅极执行彻底放电。
21.优选地，功率管mnpwr的栅极分别与电荷泵、下拉单元连接，漏极与输入电压连接，漏极作为功率管的输出电压端。
22.优选地，当下拉单元维持功率管的栅极电压时，功率管持续导通，功率管的输出电压v
out
与功率管的输入电压v
in
相等；当下拉单元对功率管的栅极执行彻底放电时，功率管彻底放电后切换至截止状态。
23.本发明的有益效果在于，与现有技术相比，本发明中一种二次上电过程中改善电源瞬态响应的电路，能够通过增加欠压锁定控制单元，进一步的控制下拉单元的导通与截止状态，在防止功率管栅极电压过高的同时，保证功率管的正常工作状态。本发明电路结构简单、功耗小、支持通过灵活调整参数而实现全范围的应用。
附图说明
24.图1为本发明现有技术中一种栅极驱动电路的结构示意图；
25.图2为本发明现有技术一种栅极驱动电路中输出电压随输入电压和栅极电压变化的电压曲线示意图；
26.图3为本发明一种二次上电过程中改善电源瞬态响应的电路的结构示意图；
27.图4为本发明一种二次上电过程中改善电源瞬态响应的电路中输出电压随输入电压和栅极电压变化的电压曲线示意图。
具体实施方式
28.下面结合附图对本技术作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本技术的保护范围。
29.图1为本发明现有技术中一种栅极驱动电路的结构示意图。如图1所示，现有技术中的一种栅极驱动电路中包括电荷泵charge pump、功率管mnpwr，以及用于为功率管提供彻底放电功能的下拉电路。
30.具体来说，电荷泵、下拉电路的输出端均与功率管mnpwr的栅极进行连接，mnpwr的漏极为输入电压端，源极为输出电压端。
31.可以理解的是，下拉电路分别包括nmos管mn6、mn7、mn8，pmos管mp3，电流源ibias，电阻r1、电容c1。为了实现下拉效果，在下拉电路中，mn6、mp3和电流源依次连接组成一条支路，其中，mn1的漏极与电荷泵、功率管分别连接，mn6的栅极分别连接r1和c1，mn1的源极与mp3的源极连接。可以理解的是，由于电阻r1的另一端接入了输入电压v
in
，电容c1的另一端接地，因此可知，当输入电压v
in
较为稳定的情况下，mn1的栅极电压稳定在输入电压v
in
上，然而当输入电压v
in
发生剧烈变化的时候，mn1的栅极电压就会随着电阻r1阻隔和电容c1的充放电作用而在短时间内仍然保持在相对稳定的状态下，也就是形成具有输入电压v
in
延时的稳定电压va。
32.另外，在这条支路中，mp3的栅极也与输入电压v
in
连接，其漏极则通过电流源ibias后接地。根据这种电路连接方式可知，在这条支路中，当输入电压稳定在较高水平时，mos管
mp3由于输入电压v
in
的作用而处于截止状态，此时控制电压也就是c点电压vc为0v，从而无法对另一支路上的nmos管mn8执行导通操作。在这种状态下，由于下拉支路中的两条支路均处于截止的状态，电荷泵输出的所有电压均能够被功率管的栅极有效接收，从而实现了功率管的有效导通，以及功率管基于输入电压v
in
生成输出电压v
out
的基本功能。
33.另一方面，由于后级电路在执行正常的功能时，其输入电压v
in
不可能永远保持在恒定的状态。当后级电路的输入电压v
in
发生突变时，例如，在本发明一实施例中，当输入电压v
in
从电源电压5v降低至2v时，尽管输入电压v
in
降低了，按照现有电路的设计目的，仍然希望功率管处于导通状态，并根据较低的输入电压v
in
向后级电路中输出较低的输出电压v
out
。也就是说，如果此时功率管被降低的输入电压v
in
截止了，则栅极驱动电路则会出现预期不希望发生的问题，不能为后级电路提供正常的响应和反馈了。
34.然而，随着现有技术中下拉电路的加入，当输入电压v
in
的电压值迅速降低时，却很可能发生上述的问题。例如，本发明一实施例中，当输入电压v
in
从5v的电源电压迅速降低到2v时，nmos管mn6的栅极电压仍然会在短时间内维持在5v的状态下，而pmos管mp3则会随着输入电压v
in
的降低而导通。在这种情况下，这一支路中的mos管mn6和mp3同时处于导通状态，这就使得该支路整体导通，并且电流源两端的电压vc也被提高了。这种提高，足以使得另一个支路中的nmos管mn8也被导通。
35.由于这种情况的发生，另一个支路中的nmos管mn7和mn8也被导通，在这个支路中，由于没有电流源等其他元件的作用，会产生低阻放电通路，从而将功率管mnpwr的栅极电压被下拉至地电位，从而导致功率管被关闭，输出电压为0v。可见，当这种情况发生后，本发明中的功率管在输入电压降低的过程中，出现了预期之外的关断，从而导致了后端电路失去了电源供给。
36.图2为本发明现有技术一种栅极驱动电路中输出电压随输入电压和栅极电压变化的电压曲线示意图。如图2所示，结合上文所述，当功率管的输入电压v
in
保持在高电平时，其栅极电压也将保持在高电平状态，从而使功率管导通，使得其输出电压v
out
与输入电压v
in
大小相等。然而，当功率管的输入电压v
in
快速降低时，尽管没有降低到0v，但是功率管的栅极电压在下拉电路的作用下快速降低至0v，导致功率管截止，此时输出电压v
out
也会随着功率管的截止其输出电压v
out
短时为0v。随后，在下拉电路中，电容c1放电完毕，nmos管mn6的栅极电压逐渐稳定下来，从而导致下拉电路电流减小至再次截止，栅极电压逐渐回升，并带动输出电压v
out
从0v开始逐渐升高，并最终稳定在输入电压v
in
降低后的状态。
37.可见，在这一过程中，输出电压v
out
并没有完全随着输入电压v
in
的变化而变化，而是在输入电压v
in
快速降低的过程中，短暂的降低为0v后再恢复到输入电压v
in
的电压值的。
38.为了解决这一问题的发生，本发明中提供了一种二次上电过程中改善电源瞬态响应的电路。
39.图3为本发明一种二次上电过程中改善电源瞬态响应的电路的结构示意图。如图3所示，一种二次上电过程中改善电源瞬态响应的电路，其中，电路包括欠压锁定单元、控制单元、下拉单元、电荷泵和功率管；欠压锁定单元，与控制单元连接，用于基于输入电压v
in
与欠压锁定阈值v
uvlo
的比较获得控制电压v
′
uvlo
；控制单元，与下拉单元连接，用于基于控制电压v
′
uvlo
控制下拉单元的导通或截止状态；下拉单元，分别与控制单元、电荷泵和功率管连接，用于在处于导通状态时对所述功率管的栅极实现彻底放电，在处于截止状态时维持功
率管的栅极电压；电荷泵，与功率管栅极连接，用于为功率管提供栅极电压。
40.可以理解的是，本发明中，通过在现有技术的下拉电路中增加了一个控制单元，从而通过控制单元的控制电压的高低电平状态，分别确定是否需要向下拉单元中生成输入电流，从而通过该输入电流产生的压降控制下拉单元的开启和关闭。通过这种方式，当识别到输入电压v
in
快速下降，但其电压值仍然大于欠压锁定阈值时，能够确保功率管一直处于开启状态。通过这种方法和手段，避免了电压较低时下拉电路在输入电压v
in
快速下降过程中，将功率管栅极执行彻底放电的问题。
41.本发明中，设计了欠压锁定阈值v
uvlo
。电路的原理是基于区分输入电压v
in
与欠压锁定阈值v
uvlo
之间的关系实现的。当输入电压高于欠压锁定电压时，可以理解为电路尽管在工作的过程中产生了压降，但仍然能够支持后端电路的开启，不需要进行欠压锁定和截止功率管。因此，在这种情况下，即使输入电压快速降低，控制电路也能够确保功率管的开启状态。另一方面，当电路在工作的过程中输入电压已经低于欠压锁定阈值的情况发生时，电路应当执行欠压锁定的逻辑，此时控制电路能够确保电荷泵的电压通过下拉电路的导通而流出，功率管栅极电压降低为0v，功率管截止。
42.本发明中欠压锁定单元主要是通过比较器等现有技术中的装置实现的，用于对输入电压v
in
与欠压锁定阈值v
uvlo
两者之间的大小进行比较，并基于不同的比较结果输出高低电平。
43.另外，控制单元可以控制下拉单元中一条支路的导通或截止状态，从而使得下拉单元能够在合理的情况下导通或截止。
44.优选地，在欠压锁定单元中，当输入电压v
in
大于欠压锁定阈值v
uvlo
时，控制单元v
′
uvlo
的输出为高电平；当输入电压v
in
小于欠压锁定阈值v
uvlo
时，控制单元v
′
uvlo
的输出为低电平。
45.尽管图3中并没有具体示出欠压锁定单元的电路结构图。但是本发明中的欠压锁定单元可以按照现有技术中常用的比较电路的方式进行实现。欠压锁定单元可以预先设定一个欠压锁定阈值，并根据欠压锁定阈值与输入电压之间的比较结果输出高低电平。
46.可以理解的是，本发明中，由于电源电压为5v左右，根据电路的功能，将欠压锁定阈值设置为了1.8v。根据本电路的实际用途，本发明中欠压锁定阈值也可以根据实际情况进行灵活的设置。
47.对于欠压锁定单元来说，当其检测到输入电压v
in
仍然处于大于1.8v的状态下时，尽管其具有快速的下降，也仍然会输出高电平；而输入电压v
in
的取值小于1.8v时，则会输出低电平。
48.优选地，控制单元包括偏置电流产生结构、第一电流镜、第二电流镜和开关控制管；其中，偏置电流产生结构，与第一电流镜连接，用于生成推挽电流并输入至第一电流镜中；第一电流镜，分别与偏置电流产生结构、第二电流镜连接，用于基于推挽电流生成第一镜像电流；第二电流镜，分别与第一电流镜、开关控制管连接，用于基于第一镜像电流生成第二镜像电流；开关控制管，分别与欠压锁定单元的输出端、第二电流镜、下拉单元连接，用于基于控制电压v
′
uvlo
的控制选择将第二镜像电流输出至下拉单元中。
49.本发明中，可以采用偏置电流产生结构实现较为稳定的电流，同时经过两个电流镜结构实现对于推挽电流的镜像输出。另外，由于采用了开关控制管，可以选择性的开启或
关闭将控制单元的推挽电流的镜像输入至下拉单元中。
50.优选地，偏置电流产生结构包括推挽电阻r3、r4，推挽mos管mn1、mn2；并且，推挽电阻r3一端与输入电压v
in
连接，另一端分别于推挽mos管mn1的漏极、mn2的栅极连接；推挽mos管mn1的源极接地，栅极分别与推挽电阻r4的一端、推挽mos管mn2的源极连接；推挽电阻r4的另一端接地；推挽mos管mn2的漏极作为偏置电流产生结构的输出端与所述第一电流镜连接。
51.如图3所示，在本发明的推挽电路中，两个nmos管mn1和mn2的栅极分别和对方的源极连接，从而形成了稳定的偏置电流产生结构。另外，在每个管的栅极端，都接入了一个电阻。通过这种方式，偏置电流产生结构就产生了稳定的电流。并且，该电流可以根据nmos管mn1栅源极之间接入的电阻r4上流经的电流来确定。可以理解的是，r4两端的电压应当是nmos管mn1栅源极的电压v
mn1_gs
，而其电阻阻值是r4。可见，该电压与电阻的商就是本发明中推挽电流的取值了。
52.优选地，第一电流镜包括镜像mos管mp1和mp2；其中，mp1的源极与输入电压v
in
连接，漏极和栅极分别与mp2的栅极、偏置电流产生结构的输出端连接；mp2的源极与输入电压v
in
连接，漏极作为第一电流镜的输出端与所述第二电流镜连接。
53.为了确保推挽电流两侧电路结构的一致性，本发明中采用电流镜将推挽电路和开关控制管之间进行了隔离。由于采用了电流镜，可以确保开关控制管所在支路上的电流与推挽电流是一样的。
54.优选地，第二电流镜包括镜像mos管mn3和mn4；其中，mn3的源极接地，漏极和栅极分别与mn4的栅极、第一电流镜的输出端连接；mn4的源极接地，漏极作为第二电流镜的输出端与开关控制管连接。
55.由于本发明中，开关控制管控制电流的方向实际上是从下拉单元流出至控制单元中，因此，本发明中可以选择再增加一个电流镜，从而方便开关控制管与下拉单元的连接。
56.优选地，开关控制管mn5的栅极连接欠压锁定单元输出端输出的控制电压v
′
uvlo
，并基于控制电压v
′
uvlo
导通或截止；开关控制管mn5的源极与第二电流镜的输出端连接，漏极作为控制单元的输出端与下拉单元连接。
57.本发明中，开关控制管基于欠压锁定单元生成的控制电压v
′
uvlo
的状态来执行对于输出电流是否输入至下拉单元的控制。可以理解的是，开关控制管mn5接收到的控制电压为高电平时，会被导通，从而控制输出电流输出。反之，当开关控制管mn5接收到的控制电压为低电平时，会被截止，从而控制输出电流不再输出。也就是说，当输入电压大于1.8v时，存在输入电流，小于1.8v时，输出电流截止。
58.优选地，当开关控制管mn5导通时，控制单元的输出电流为其中，v
mn1_gs
为nmos管mn1的栅源极电压。
59.根据上文所述，当输入电压大于1.8v时，开关控制管mn5导通，此时控制单元的输出电流与推挽电流相等，为
60.优选地，下拉电路包括第一支路和第二支路；其中，第一支路，与控制单元的输出端连接，用于基于控制单元的输出电流控制第一支路生成控制电压；第二支路，与第一支路
连接，并基于控制电压实现导通或截止，并在导通时对功率管的栅极实现彻底放电，在截止时维持功率管的栅极电压。
61.通过本发明中的方法，在控制单元的作用下，下拉电路中的第一支路、第二支路可以实现导通或截止。具体来说，第一支路会根据控制单元输出电流的控制导通或截止，而第二支路则会根据第一支路中分压点上的电压大小实现导通或截止。
62.优选地，第一支路包括nmos管mn6、pmos管mp3、降压电阻r2、稳压电阻r1、稳压电容c1和电流源ibias；其中，nmos管mn6栅极分别与稳压电阻r1的一端、稳压电容c1的一端、第二支路中nmos管mn7的栅极连接；稳压电阻r1的另一端与输入电压v
in
连接，稳压电容c1的另一端接地；nmos管mn6漏极分别与电荷泵的输出端、功率管的栅极连接，源极与降压电阻r2的一端连接；降压电阻r2的另一端分别与控制单元的输出端、pmos管mp3的源极连接；pmos管mp3的栅极经过反相器与输入电压v
in
连接，漏极分别与电流源ibias的一端、第二支路中nmos管mn8的栅极连接，电流源ibias的另一端接地。
63.本发明中，第一支路上的两个nmos管，一个降压电阻和一个电流源串行连接。两个nmos管栅极的控制电压可以控制其导通或截止。具体来说，对于nmos管mn6来说，其栅极电压与输入电压v
in
近似等同。当输入电压较为稳定时，其栅极电压va与输入电压相等，而当输入电压v
in
快速降低时，其栅极电压va会在电容c1的作用下不发生突变。通过这种方式，即使当输入电压v
in
已经快速下降了，mn6仍然能够维持一端时间的导通状态。
64.另外，对于mp3来说其栅极电压则随着输入电压v
in
的变化而实时的发生着变化。当输入电压v
in
的变化量大于mn6及mp3导通阈值之和时，则mp3也会导通。可见，对于这一条支路来说，也存在着输入电压v
in
快速降低时，两个nmos管同时导通的情况。
65.为了防止这种情况的发生，本发明在第一支路的两个mos管之间增加的电阻会产生较大的压降。而对该电阻的阻值进行预先的计算，从而使得该电阻产生的压降足够大，能够防止在控制单元的输出电流接入的情况下，出现两个mos管同时导通的现象。
66.优选地，当控制单元产生输出电流时，第一支路中降压电阻r2产生的压降为其中，v
mn1_gs
为nmos管mn1的栅源极电压。
67.可以理解的是，由于本发明中压降电阻r2的存在，能够确保两个mos管不同时导通。因此，当控制单元输出的输出电流为时，则电流会通过mn6、r2流入控制单元中。此时，r2两端的压降为
68.优选地，当控制单元产生输出电流时，第一支路处于截止状态，控制电压为0v；当控制单元不产生输出电流时，第一支路处于导通状态，控制电压控制第二支路的导通。
69.在本发明中，当输入电压仍然大于欠压锁定阈值，控制单元产生了输出电流以后，即便输入电压的变化量已经等于mn6及mp3导通阈值之和，该电路也不会发生导通。
70.这是因为，在这个电路中，在输入电压快速降低的过程中，mn6的栅极电压va仍然约等同于输入电压下降之前的电压值，而此时mp3的栅极电压则为v
in
。在这种情况下，可以得到如下等式：
71.72.对该等式进行化简，在本发明中，可以设计电路在工作过程中产生的压降为v
x
。通常来说，该压降是略小于电源电压与欠压锁定阈值之间的差值的，也只有这样，才能保证本发明中芯片的正常工作。
73.因此，可以对上述等式进行化简，并得到因此，可以对上述等式进行化简，并得到本发明中，可以对r2和r4之间的电阻值的比例关系进行调节，通过调节后，能够确定的权重比例的大小，从而使得的取值小于两个mos的开启门限电压的和，也就是v
mn6_t
h |v
mp3_th
|。
74.进一步的，根据上述电阻阻值的设置，可以得到v
mn6_gs
|v
mp3_gs
|《v
mn6_th
|v
mp3_th
|也是成立的。显而易见的，在这种情况下，mn6和mp3是不会同时导通的。因此，根据电阻阻值的选取，在控制单元向下拉单元输送控制电流的过程中，下拉电路的第一支路永远处于截止的状态。由于第一支路截止，电流源两端的电压值也为0v。
75.另一方面，当输入电压非常小，控制单元关闭，此时mn5截止。由于mn6的栅极电压下降缓慢，第一支路可以存在短时导通的情形。在这种情况下，电流源ibias的两端会产生略高的分压，该分压能够开启第二支路中的mn8管，这部分内容将在后文中详述。
76.优选地，第二支路包括nmos管mn7和mn8；其中，nmos管mn7的栅极分别与第一支路中nmos管mn6的栅极、稳压电阻r1的一端和稳压电容c1的一端连接；nmos管mn7的源极分别与电荷泵的输出端、功率管mnpwr的栅极连接、源极与nmos管mn8的漏极连接；nmos管mn8的栅极分别与第一支路中pmos管mp8的栅极、电流源ibias的一端连接，源极接地。
77.可以理解的是，本发明中的第二支路由mos管mn7和mn8组成，在这一个电路中，mn7是可以根据电压va的控制而开启的，而mn8则需要根据第一支路中电流源两端的电压差才能确认是否开启。
78.优选地，当控制电压为0v时，第二支路处于截止状态，维持功率管的栅极电压；当控制电压控制第二支路的导通时，第二支路对功率管的栅极执行彻底放电。
79.如上文中所述，当输入电压在电源电压和欠压锁定阈值之间波动时，无论升高或降低是否快速，都会存在电流源两端电压差为0v的状态，因此，mn8始终保持截止。而当输入电压已经降低到欠压锁定阈值以下之后，电流源两端的压差不再为0v，此时第二支路导通，能够对功率管的栅极执行彻底放电。
80.优选地，功率管mnpwr的栅极分别与电荷泵、下拉单元连接，漏极与输入电压连接，漏极作为功率管的输出电压端。
81.由于功率管的连接方式可知，输出电压不仅与输入电压直接相关，而且还会随着功率管栅极电压确定开启或截止状态，从而对输出电压也发生影响。
82.优选地，当下拉单元维持功率管的栅极电压时，功率管持续导通，功率管的输出电压v
out
与功率管的输入电压v
in
相等；当下拉单元对功率管的栅极执行彻底放电时，功率管彻底放电后切换至截止状态。
83.图4为本发明一种二次上电过程中改善电源瞬态响应的电路中输出电压随输入电压和栅极电压变化的电压曲线示意图。如图4所示，当输入电压始终在欠压锁定阈值以上变化时，即使输入电压从较高的电源电压，例如5v，降低到了较低的工作电压2v，但是，功率管
在控制单元和下拉单元的作用下，持续导通，功率管的输出电压v
out
也始终与功率管的输入电压v
in
保持相等。
84.然而，图4中未能示出当输入电压降低到欠压锁定阈值以下的状态。可以理解的是，在这种状态中，当输入电压降低后，功率管的栅极电压直接降低为0v，有效屏蔽了欠压状态下，功率管的输出。也就是说，此时，功率管的输出电压也变为0v。
85.本发明的有益效果在于，与现有技术相比，本发明中一种二次上电过程中改善电源瞬态响应的电路，能够通过增加欠压锁定控制单元，进一步的控制下拉单元的导通与截止状态，在防止功率管栅极电压过高的同时，保证功率管的正常工作状态。本发明电路结构简单、功耗小、支持通过灵活调整参数而实现全范围的应用。
86.本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。