图像感测装置的制作方法

1.本专利文档中公开的技术和实现方式总体上涉及图像感测装置。


背景技术：

2.图像感测装置是用于通过使用对光作出反应的光敏半导体材料将光转换成电信号来捕获光学图像的装置。随着汽车、医疗、计算机和通信行业的发展，对高性能图像感测装置的需求在诸如智能电话、数码相机、游戏机、iot(物联网)、机器人、安全摄像头和医学微型相机的各种领域中正在增加。
3.图像感测装置可以大致分为ccd(电荷耦合器件)图像感测装置和cmos(互补金属氧化物半导体)图像感测装置。ccd图像感测装置提供更好的图像质量，但是与cmos图像感测装置相比，它们倾向于消耗更多的功率并且更大。cmos图像感测装置的尺寸更小并且比ccd图像感测装置消耗更少的功率。此外，使用cmos制造技术制造cmos传感器，并且因此光敏元件和其它信号处理电路可以被集成到单个芯片中，从而使得能够以更低成本生产小型化图像感测装置。由于这些原因，正在开发用于包括移动装置在内的许多应用的cmos图像感测装置。


技术实现要素：

4.所公开技术的各个实施方式涉及能够在减小像素尺寸的同时保证动态范围的图像感测装置。
5.根据所公开技术的实施方式，图像感测装置可以包括：第一基板层，其被配置为包括用于将入射光转换为光电荷的光电转换区域和用于将光电荷存储在其中的浮置扩散区域；第一互连层，其形成在所述第一基板层上，并且被配置为包括被形成为与浮置扩散区域的至少一部分交叠的开关晶体管栅极；第二基板层，其形成在第一互连层上；第二互连层，其形成在第二基板层上；以及电容器，其通过开关晶体管栅极电联接到浮置扩散区域。电容器可以包括跨越第一互连层、第二基板层和第二互连层设置的第一电极和第二电极，其中，第一互连层的一部分、第二基板层的一部分和第二互连层的一部分被设置在第一电极和第二电极之间。
6.在一些实现方式中，第一电极可以包括跨越第一互连层、第二基板层和第二互连层设置的多个第一硅通孔(tsv)，以及被设置在第二互连层中并且被形成为使第一硅通孔(tsv)互连的连接电极。
7.在一些实现方式中，第二电极可以包括跨越所述第一互连层、所述第二基板层和所述第二互连层设置的多个第二硅通孔(tsv)，以及被设置在第一互连层中并且被形成为使第二硅通孔(tsv)互连的接地接触部分。
8.在一些实现方式中，接地接触部分可以联接到接地电压。
9.在一些实现方式中，连接电极可以被设置为与第一硅通孔(tsv)垂直。
10.在一些实现方式中，第一基板层可以包括被形成为与开关晶体管栅极的至少一部
分交叠的接触区域，其中，第一硅通孔(tsv)与接触区域接触。
11.在一些实现方式中，接触区域可以比浮置扩散区域掺杂有更高浓度的杂质。
12.在一些实现方式中，第二互连层可以包括被形成为与光电转换区域的至少一部分交叠的驱动晶体管栅极，并且浮置扩散区域可以通过贯通互连结构联接到驱动晶体管的栅极。贯通互连结构可以跨越第二互连层、第二基板层和第一互连层设置。
13.在一些实现方式中，贯通互连结构、第一电极和第二电极中的每一个可以包括铜(cu)和钨(w)中的至少一者。
14.根据所公开的技术的另一实施方式，一种图像感测装置可以包括：第一基板层，其被配置为包括用于将入射光转换为光电荷的光电转换区域，以及用于将所述光电荷存储在其中的浮置扩散区域；第一互连层，其被配置为包括与光电转换区域的至少一部分交叠的转移晶体管栅极以及与所述浮置扩散区域的至少一部分交叠的开关晶体管栅极，并且被设置在第一基板层上；第二基板层，其被配置为包括驱动晶体管的第一端子区域和驱动晶体管的第二端子区域，并且被设置在第一互连层上；第二互连层，其被配置为包括通过贯通互连结构联接到浮置扩散区域的驱动晶体管的栅极，并且被设置在第二基板层上；以及电容器，其跨越第一互连层、第二基板层和第二互连层设置。电容器可以通过开关晶体管栅极电联接到浮置扩散区域。
15.在一些实现方式中，电容器可以包括第一电极和第二电极。第一电极可以包括被跨越第一互连层、第二基板层和第二互连层设置的第一硅通孔(tsv)以及设置在第二互连层中的连接电极。第二电极可以包括跨越第一互连层、第二基板层和第二互连层设置的第二硅通孔(tsv)，以及设置在第一互连层中的接地接触部分。
16.在一些实现方式中，电容器还可以包括设置在第一电极和第二电极之间的介电区域，其中，介电区域包括第一互连层的一部分、第二基板层的一部分和第二互连层的一部分。
17.在一些实现方式中，接地接触部分可以联接到接地电压。
18.在一些实现方式中，第一电极可以通过开关晶体管栅极电联接到浮置扩散区域。
19.应当理解，所公开的技术的前面的一般描述和以下详细描述都是说明性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。
附图说明
20.当结合附图考虑时，参考以下详细描述，所公开的技术的上述和其它特征和有益方面将变得显而易见。
21.图1是例示基于所公开技术的一些实现方式的图像感测装置的示例的框图。
22.图2是例示基于所公开技术的一些实现方式的包括在图1中示出的像素阵列中的任意一个单位像素的布局结构的示例的示意图的示例。
23.图3a至图3c是示出基于所公开的技术的一些实现方式的包括在单位像素中的构成元件当中形成在相同基板层或相同互连层(也称为互连层或布线层)上的一些构成元件的示例的示意图。
24.图4是例示基于所公开技术的一些实现方式的单位像素的示例的电路图。
25.图5是例示基于所公开技术的一些实现方式的沿着图2中示出的第一切割线截取
的单位像素的一些区域的示例的截面图。
26.图6a至图6j是例示基于所公开的技术的一些实现方式的用于形成单位像素的方法的示例的截面图。
具体实施方式
27.本专利文档提供了能够在减小像素尺寸的同时保证动态范围的图像感测装置的实现方式和示例。所公开技术的一些实现方式涉及用于在尺寸小型化的同时保证高动态范围(hdr)的图像感测装置。
28.在下文中，将参照附图描述各个实施方式。然而，应当理解，所公开的技术不限于特定实施方式，而是包括实施方式的各种修改、等同物和/或替代物。所公开的技术的实施方式可以提供能够通过所公开的技术直接或间接地识别的各种效果。
29.图1是例示基于所公开技术的一些实现方式的图像感测装置100的框图。
30.参照图1，图像感测装置100可以包括像素阵列110、行驱动器120、相关双采样器(cds)130、模数转换器(adc)140、输出缓冲器150、列驱动器160以及定时控制器170。图1中所示的图像感测装置100的组件仅通过示例的方式进行讨论，并且本专利文档包括许多其它改变、替换、变化、变更和修改。
31.像素阵列110可以包括按行和列排列的多个单位成像像素。在一个示例中，多个单位成像像素可以被排列为包括行和列的二维像素阵列。在另一示例中，多个单位成像像素可以被排列为三维像素阵列。多个单位像素可以基于单位像素或像素组将光学信号转换成电信号，其中像素组中的单位像素共享至少某些内部电路。像素阵列110可以从行驱动器120接收包括行选择信号、像素复位信号和转移信号的驱动信号。在接收到驱动信号时，像素阵列110中的对应成像像素可以被激活以执行与行选择信号、像素复位信号和转移信号相对应的操作。
32.行驱动器120可以基于由控制器电路(例如，定时控制器170)提供的命令和控制信号而激活像素阵列110以对对应行中的成像像素执行某些操作。在一些实现方式中，行驱动器120可以选择像素阵列110的布置在一个或更多个行中的一个或更多个成像像素。行驱动器120可以生成行选择信号以在多个行当中选择一个或更多个行。行解码器120可以依次使能用于复位与至少一个所选行相对应的成像像素的像素复位信号和用于与该至少一个所选行相对应的像素的转移信号。因此，可以将作为由所选行的每个成像像素生成的模拟信号的参考信号和图像信号依次转移到cds 130。参考信号可以是在成像像素的感测节点(例如，浮置扩散区域节点)被复位时被提供给cds 130的电信号，并且图像信号可以是在由成像像素生成的光电荷被累积在感测节点中时被提供给cds 130的电信号。
33.cmos图像传感器可以使用相关双采样(cds)以通过对像素信号采样两次来去除这两个采样之间的差，从而去除像素的被称为固定模式噪声的不期望出现的偏移值。在一个示例中，相关双采样(cds)可以通过比较在由入射光生成的光电荷累积在感测节点中之前和之后获得的像素输出电压来去除像素的不期望出现的偏移值，使得可以仅测量基于入射光的像素输出电压。在所公开技术的一些实施方式中，cds130可以依次采样并保持从像素阵列110被提供给多条列线中的每一条的参考信号和图像信号的电压电平。也就是说，cds 130可以采样并保持与像素阵列110的各个列中的每一者相对应的参考信号和图像信号的
电压电平。
34.在一些实现方式中，cds 130可以基于来自定时控制器170的控制信号将各个列中的每一者的参考信号和图像信号作为相关双采样信号转移到adc 140。
35.adc 140用于将模拟cds信号转换成数字信号。在一些实现方式中，adc 140可以被实现为斜坡比较型adc。斜坡比较型adc可以包括比较器电路和计时器，比较器电路用于将模拟像素信号与诸如斜坡上升或下降的斜坡信号的参考信号进行比较，并且计时器进行计数直到斜坡信号的电压与模拟像素信号匹配。在所公开的技术的一些实施方式中，adc 140可以将由cds 130针对各个列中的每一者生成的相关双采样信号转换成数字信号，并且输出数字信号。adc 140可以基于针对各个列中的每一者的相关双采样信号和从定时控制器170提供的斜坡信号来执行计数操作和计算操作。以此方式，adc 140可以消除或减少在生成数字图像数据时由成像像素产生的诸如复位噪声的噪声。
36.adc 140可以包括多个列计数器。像素阵列110的每一列联接到列计数器，并且可以通过使用列计数器将从每一列接收到的相关双采样信号转换为数字信号来生成图像数据。在所公开的技术的另一实施方式中，adc 140可以包括全局计数器以使用从全局计数器提供的全局代码将与各个列相对应的相关双采样信号转换为数字信号。
37.输出缓冲器150可以临时保存从adc 140提供的基于列的图像数据以输出图像数据。在一个示例中，从adc 140提供到输出缓冲器150的图像数据可以基于定时控制器170的控制信号而临时存储在输出缓冲器150中。输出缓冲器150可以提供接口以补偿图像感测装置100与其它装置之间的数据速率差或转移速率差。
38.列驱动器160可以在从定时控制器170接收到控制信号时选择输出缓冲器的列，并且依次输出临时存储在输出缓冲器150的所选列中的图像数据。在一些实现方式中，在从定时控制器170接收到地址信号后，列驱动器160可以基于地址信号生成列选择信号并且选择输出缓冲器150的列，从输出缓冲器150的所选列输出图像数据作为输出信号。
39.定时控制器170可以控制行驱动器120、adc 140、输出缓冲器150和列驱动器160的操作。
40.定时控制器170可以向行驱动器120、列驱动器160和输出缓冲器150提供图像感测装置100的相应组件的操作所需的时钟信号、用于定时控制的控制信号和用于选择行或列的地址信号。在所公开的技术的实施方式中，定时控制器170可以包括逻辑控制电路、锁相环(pll)电路、定时控制电路、通信接口电路等。
41.图2是例示基于所公开技术的一些实现方式的包括在图1中示出的像素阵列110中的任意一个单位像素的布局结构200的示例的示意图。
42.在一些实现方式中，单位像素可以包括光电转换区域212、浮置扩散(fd)区域214、转移晶体管栅极222、开关晶体管栅极224、驱动晶体管栅极242以及电容器250。
43.图2中所示的结构仅仅是示例，并且在一些实施方式中相应构成元件(例如，212、214、222、224、242、250等)的相对尺寸和位置可以变化。
44.每个光电转换区域212可以生成与入射光相对应的光电荷。每个光电转换区域212可以包括有机光电二极管或无机光电二极管。
45.例如，光电转换区域212可以形成在基板层中，并且可以形成在其中具有互补导电性的杂质区域(p型杂质区域和n型杂质区域)垂直层叠的层叠结构中。
46.光电转换区域212可以被布置为占据尽可能大的区域，以容易地生成与入射光相对应的光电荷。光电转换区域212和转移晶体管栅极222彼此交叠的区域可以沿着转移晶体管栅极222的侧部延伸。
47.光电转换区域212可以响应于施加到转移晶体管栅极222的电压而电联接到浮置扩散(fd)区域214或与浮置扩散(fd)区域214电分离。
48.转移晶体管栅极222可以被设置在浮置扩散(fd)区域214与光电转换区域212之间。转移晶体管栅极222可以被设置为与光电转换区域212的至少一部分和浮置扩散(fd)区域214的至少一部分交叠。
49.在一些实现方式中，转移晶体管栅极222可以被形成为具有与光电转换区域212和浮置扩散(fd)区域214交叠的侧边的三角形形状。转移晶体管栅极222的与光电转换区域212交叠的侧边的长度可以比与浮置扩散(fd)区域214交叠的侧边的长度更长。
50.转移晶体管栅极222的与光电转换区域212交叠的一个侧边可以沿着光电转换区域212延伸，并且转移晶体管栅极222的与浮置扩散(fd)区域214交叠的一个侧边可以沿着浮置扩散(fd)区域214延伸。转移晶体管栅极222可以由金属或多晶硅形成或包括金属或多晶硅。
51.浮置扩散(fd)区域214可以临时存储由光电转换区域212生成的光电荷。图像感测装置100可以基于与存储在浮置扩散(fd)区域214中的光电荷相对应的电压信号来生成像素信号。
52.浮置扩散(fd)区域214可以被设置在转移晶体管栅极222与开关晶体管栅极224之间。浮置扩散(fd)区域214可以被形成为正方形形状，并且其它实现方式也是可能的。例如，当多个单位像素构建共享像素时，浮置扩散(fd)区域214可以被形成为诸如菱形形状或八边形形状的多边形形状。在一些实现方式中，浮置扩散(fd)区域214可以是形成在半导体基板上的n型杂质掺杂区域。
53.浮置扩散(fd)区域214可以通过被设置为与浮置扩散(fd)区域214交叠的开关晶体管栅极224联接到电容器250的第一电极。
54.开关晶体管栅极224可以被设置为与浮置扩散(fd)区域214的至少一部分和电容器250的至少一部分交叠。浮置扩散(fd)区域214可以响应于施加到开关晶体管栅极224的开关信号而联接到电容器250或与电容器250分离。
55.例如，开关晶体管栅极224可以被形成为矩形形状。开关晶体管栅极224的多个侧边中的长侧边可以被设置为与浮置扩散(fd)区域214和电容器250交叠，使得电子可以容易地在浮置扩散(fd)区域214和电容器250之间移动。
56.电容器250可以形成在多个基板层和多个互连层上，并且可以包括第一电极、第二电极和介电区域。另外，包括在电容器250中的接触区域的至少一部分可以与开关晶体管栅极224交叠。
57.电容器250可以存储溢出电荷(其量超过浮置扩散(fd)区域214的电容)，并且可以联接到浮置扩散(fd)区域214，使得电容器250可以向浮置扩散(fd)区域214提供附加电容。
58.电容器250可以以单位像素布局结构200所占据的区域可以被小型化并且可以保证足够的电容的方式而被布置为具有垂直结构。例如，电容器可以是横向溢出积分电容器(lateral overflow integration capacitor)。
59.在一些实现方式中，电容器250可以包括第一电极和第二电极，第一电极和第二电极各自包括多个垂直贯通互连件(vertical through interconnect)(也称为垂直贯通布线)。垂直贯通互连件可以联接到包括在基板中的掺杂区域，或者可以联接到形成在互连层上的连接电极或形成在互连层上的接地接触部分。电容器250可以被形成为具有预定的电容，并且可以具有例如金属绝缘金属(mim)结构。
60.驱动晶体管栅极242可以被设置为与光电转换区域212交叠。驱动晶体管栅极242被形成为与光电转换区域212交叠，以使得可以保证足够大小的栅极区域。
61.驱动晶体管栅极242可以联接到浮置扩散(fd)区域214，并且可以放大与浮置扩散(fd)区域214的电压相对应的信号。
62.在该示例中，驱动晶体管栅极242与光电转换区域212交叠。其它实现方式也是可能的，以使得驱动晶体管栅极242、复位晶体管栅极(未示出)、选择晶体管栅极(未示出)或其它元件可以被设置为与光电转换区域212交叠。
63.图3a至图3c是例示基于所公开的技术的一些实现方式的包括在单位像素中的构成元件当中的形成在相同基板层或相同互连层上的一些构成元件的示例的示意图。
64.图3a是例示基于所公开技术的一些实现方式的包括在单位像素中的多个构成元件当中的形成在第一基板层上的构成结构的示例的示意图(300a)。
65.第一基板层可以是掺杂有杂质的半导体基板。例如，第一基板层可以是掺杂有p型杂质的半导体基板。
66.第一基板层可以包括光电转换区域212、浮置扩散(fd)区域214和接触区域216。
67.光电转换区域212可以包括形成在基板层上的有机光电二极管或无机光电二极管。另外，光电转换区域212可以形成为具有掺杂有p型杂质的p型掺杂区域和/或掺杂有n型杂质的n型掺杂区域的层叠结构。如上所述，光电转换区域212可以被设置为在单位像素的有源区域(active region)当中占据尽可能大的区域。
68.可以通过在第一基板层上掺杂n型杂质来形成浮置扩散(fd)区域214。
69.可以通过在第一基板层上掺杂n型杂质来形成接触区域216。接触区域216可以联接至电容器250的第一硅通孔(tsv)254a、254b、254c和254d。
70.在一些实现方式中，接触区域216可以被形成为比浮置扩散(fd)区域214具有更高的掺杂浓度。第一tsv 254a、254b、254c和254d联接到掺杂有高浓度杂质(例如，n型杂质)的接触区域216，导致第一电极和接触区域216之间的电阻减小。
71.第一tsv 254a、254b、254c和254d可以被包括在电容器250的第一电极中。第一tsv 254a、254b、254c和254d可以由金属形成或包括金属(例如，铜(cu)或钨(w)或者铜(cu)和钨(w)的组合)。第一tsv 254a、254b、254c和254d可以被形成为与接触区域216的一个表面垂直，并且可以被形成为跨越稍后描述的第一互连层、第二基板层和第二互连层。
72.另外，接触区域216可以作为包括开关晶体管栅极224的开关晶体管的一个端子进行操作。当接触区域216作为开关晶体管的一个端子操作时，电容器250的第一电极可以联接到开关晶体管而无需另外的连接导线。
73.图3b是例示基于所公开技术的一些实现方式的单位像素中的多个构成元件当中的形成在第一互连层上的构成结构的示例的示意图(300b)。第一互连层可以形成在或设置在第一基板层上。第一互连层可以包括诸如氧化硅的绝缘材料。
74.第一互连层可以包括转移晶体管栅极222、开关晶体管栅极224和接地接触部分252。
75.转移晶体管栅极222可以联接到传输信号线226。可以通过传输信号线226将传输信号施加到转移晶体管栅极222。在一些实现方式中，转移晶体管栅极222可由多晶硅形成或包括多晶硅，并且传输信号线226可以由金属形成或包括金属。
76.开关晶体管栅极224可以联接到开关信号线228。开关信号可以通过开关信号线228施加到开关晶体管栅极224。在一些实现方式中，开关晶体管栅极224可以由多晶硅形成或包括多晶硅，并且开关信号线228可以由金属形成或包括金属。
77.接地接触部分252可以由金属形成或包括金属，并且可以包括在电容器250的第二电极中。接地接触部分252可以接地(gnd)。电容器250的第二电极可以指不与接触区域216接触的电极。
78.在一些实现方式中，电容器250的第二电极可以包括接地接触部分252与第二tsv 256a、256b和256c。第二tsv 256a、256b和256c中的每一个可以由金属形成或包括金属(例如，铜(cu)或钨(w)或者铜(cu)和钨(w)的组合)。尽管第二tsv 256a、256b和256c可以被形成为跨越第一互连层、第二基板层和第二互连层，但是第二tsv 256a、256b和256c可以在长度上与第一tsv 254a、254b、254c和254d不同。
79.图3c是例示基于所公开技术的一些实现方式的包括在单位像素中的多个构成元件当中的形成在第二互连层上的构成结构的示例的示意图(300c)。第二互连层可以形成在第一互连层上。
80.第二互连层可以被设置在与第一基板层区分开的第二基板层上。在一些实现方式中，第二互连层可以指形成为包括诸如氧化硅的绝缘材料的层。
81.第二互连层可以包括驱动晶体管栅极242、贯通互连件(也称为贯通布线)244和连接电极258。
82.在一些实现方式中，驱动晶体管栅极242可以通过贯通互连件244联接到浮置扩散(fd)区域214。
83.贯通互连件244可以包括接触驱动晶体管栅极242的第一贯通部分244b、接触浮置扩散(fd)区域214的第二贯通部分244c以及用于将第一贯通部分244b连接到第二贯通部分244c的连接部分244a。包括在贯通互连件244中的连接部分244a的形状可以根据互连布局结构而可改变。
84.贯通互连件244可以由金属形成或包括金属。在一些实现方式中，金属可以包括铜(cu)或钨(w)或者铜(cu)和钨(w)的组合。
85.连接电极258可以被包括在电容器250的第一电极中。在一些实现方式中，连接电极258可以联接到四个第一tsv 254a、254b、254c和254d。
86.由于连接电极258联接到第一tsv 254a、254b、254c和254d以形成第一电极，因此电容器250可以保证连接电极258与第二tsv 256a、256b和256c之间生成的附加电容。
87.图4是例示基于所公开技术的一些实现方式的单位像素的示例的电路图(400)。
88.如从图4可以看出的那样，例示了包括在每个单位像素(px)中的光电转换区域(pd)、转移晶体管(tx)、浮置扩散(fd)区域、开关晶体管(sw)、电容器(c)、复位晶体管(rst)、驱动晶体管(dx)和选择晶体管(sx)之间的连接关系。
89.图4中所示的光电转换区域(pd)可以与在图2和图3a中示出的光电转换区域(例如，图2的212)相对应。
90.光电转换区域(pd)可以通过转移晶体管(tx)联接到浮置扩散(fd)区域。
91.转移晶体管(tx)可以包括图2和图3b中示出的转移晶体管栅极(例如，图2的222)。图4中示出的浮置扩散(fd)区域可以与图2和图3a中示出的浮置扩散区域(例如，图2的214)相对应。
92.光电转换区域(pd)可以在累积光电荷的积分时间期间生成与入射光相对应的光电荷。在这种情况下，由光电转换区域(pd)生成与入射光相对应的光电荷的时间可以被称为积分时间。
93.当具有激活电压电平的传输信号(ts)被施加到转移晶体管(tx)时，由光电转换区域(pd)生成的光电荷可以被施加到浮置扩散(fd)区域。
94.传输信号(ts)可以具有激活电压电平或去激活电压电平。转移晶体管(tx)可以响应于传输信号(ts)的电压电平而控制光电荷的移动。
95.当具有激活电压电平的传输信号(ts)被施加到转移晶体管(tx)时，由光电转换区域(pd)生成的光电荷可以被累积在浮置扩散(fd)区域中。
96.浮置扩散(fd)区域可以联接到驱动晶体管(dx)的栅极(例如，图2和图3c的242)。可以通过驱动晶体管(dx)放大与累积在浮置扩散(fd)区域中的光电荷相对应的电压信号。
97.驱动晶体管(dx)的漏极区域可以联接到选择晶体管(sx)。选择晶体管(sx)可以响应于选择控制信号(ss)选择性地输出通过驱动晶体管(dx)放大的信号。从选择晶体管(sx)输出的信号可以被称为像素信号(vout)。
98.浮置扩散(fd)区域可以通过开关晶体管(sw)联接到复位晶体管(rst)的一个端子和电容器(c)的第一电极。
99.开关晶体管(sw)可以包括图2和图3b中示出的开关晶体管栅极(例如，图2的224)。图4中示出的电容器c可以与图2中示出的电容器250相对应。
100.电容器c的第一电极可以联接到开关晶体管sw的一个端子和复位晶体管rst的一个端子，并且第二电极可以接地。
101.在高照度(high-illuminance)环境中，当生成了超过光电转换区域(pd)的电容的光电荷时，所生成的光电荷可以溢出到浮置扩散(fd)区域和电容器c中。在这种情况下，术语“溢出”意指光电荷移动超出未被施加激活电压的转移晶体管(tx)和开关晶体管(sw)的电位势垒。
102.当电容器c不存在于图4中示出的单位像素中时，可能由于泄漏的溢出光电荷而出现漏电流。所生成的漏电流可能使像素信号中出现噪声，从而可能使像素信号失真。
103.另一方面，当电容器c存在于图4中示出的单位像素中时，溢出光电荷可以临时存储在电容器c中，可以防止浮置扩散(fd)区域的饱和，并且可以防止出现漏电流。
104.在一些实现方式中，浮置扩散(fd)区域可以响应于施加到开关晶体管(sw)的开关信号(sws)而联接到电容器c或与电容器c分离。
105.当浮置扩散(fd)区域联接到电容器c时，浮置扩散(fd)区域的总电容可以增加。浮置扩散(fd)区域的转换增益可以与浮置扩散(fd)区域的电容成反比。因此，在其中电容器c联接到浮置扩散(fd)区域的第一情况与其中电容器c未联接到浮置扩散(fd)区域的第二情
况的比较中，在第一情况和第二情况下累积相同量的光电荷的假设下，与第二情况相比，在第一情况下可能输出更小的像素信号。换句话说，电容器c和开关晶体管sw可以调整单位像素的转换增益。
106.在一些实现方式中，电容器c可以比浮置扩散(fd)区域具有更高的电容。由于电容器c比浮置扩散(fd)区域具有更高的电容，因此电容器c可以容易地存储从浮置扩散(fd)区域接收的溢出光电荷，以使得浮置扩散(fd)区域的转换增益的改变可以极大地增加。
107.复位晶体管(rst)可以将包括在单位像素中构成元件(例如，浮置扩散(fd)区域、光电转换区域(pd)等)复位到预定的电位电平(例如，像素电压vdd)。施加到复位晶体管(rst)的信号可以被称为复位信号(rs)。当复位信号(rs)具有激活电压电平时，传输信号(ts)和开关信号(sws)中的每一个可以具有激活电压电平。
108.图5是例示基于所公开技术的一些实现方式的沿着图2中示出的第一切割线a-a’截取的单位像素的一些区域的示例的截面图(500)。
109.在一些实现方式中，可以跨越多个基板层和互连层形成单位像素。例如，可以跨越第一基板层210、第一互连层220、第二基板层230和第二互连层240形成单位像素。
110.第一基板层210可以包括光电转换区域212、浮置扩散区域214和接触区域216。在一些实现方式中，第一基板层210可以是掺杂有n型杂质或p型杂质的硅基板。在一些其它实现方式中，第一基板层210可以包括形成在硅基板上的外延层。
111.光电转换区域212可以包括形成在第一基板层210上的杂质掺杂区域。
112.浮置扩散区域214可以包括掺杂有与第一基板层210的导电杂质不同的导电杂质的区域。例如，形成在掺杂有p型杂质的硅基板上的浮置扩散区域214可以包括掺杂有n型杂质的n型掺杂区域。
113.第一基板层210可以包括接触区域216。接触区域216可以掺杂有与第一基板层210的杂质不同的杂质。例如，当第一基板层210掺杂有p型杂质时，接触区域216可以掺杂有n型杂质。在一些实现方式中，接触区域216可以比浮置扩散区域214掺杂有更高浓度的杂质。
114.当接触区域216掺杂有高浓度杂质时，可以减小接触区域216与第一tsv 254a、254b、254c和254d中的每一个之间的电阻。
115.第一互连层220可以形成在第一基板层210上。例如，第一互连层220可以包括氧化硅。
116.在一些实现方式中，第一互连层220可以包括第一介电层221。第一介电层221可以形成或设置在第一互连层220和第一基板层210之间。第一介电层221的至少一部分可以用作针对转移晶体管栅极222和开关晶体管栅极224的绝缘层。
117.第一互连层220可以包括转移晶体管栅极222、开关晶体管栅极224、传输信号线226、开关信号线228和电容器250的一部分。
118.在一些实现方式中，转移晶体管栅极222和开关晶体管栅极224可以由多晶硅形成或包括多晶硅。另外，传输信号线226和开关信号线228可以由诸如铜(cu)或钨(w)或者铜(cu)和钨(w)的组合的金属形成或包括诸如铜(cu)或钨(w)或者铜(cu)和钨(w)的组合的金属。
119.形成在第一互连层中的金属线(或金属布线)可以包括连接到电容器250的第二电极的接地接触部分252。接地接触部分252可以连接到接地电压(gnd)。
120.接地接触部分252可以用于说明接地接触部分252连接到第二tsv 256a、256b和256c的事实。如从沿着第一切割线a-a’截取的单位像素的截面图可以看到的那样，接地接触部分252可以被第一互连层220和第二tsv 256a、256b和256c覆盖。另外，在装置中，接地接触部分252可以联接到第二tsv 256a、256b和256c而不接触第一tsv 254a、254b、254c和254d。
121.转移晶体管栅极222可以被包括在图4中示出的转移晶体管(tx)中，并且开关晶体管栅极224也可以被包括在图4中示出的开关晶体管(sw)中。
122.第二基板层230可以是形成在第一互连层220上的绝缘体上硅(soi)基板。
123.第二基板层230可以包括驱动晶体管(例如，图4的dx)的第一端子区域232、驱动晶体管的第二端子区域234和电容器250的一部分。驱动晶体管的第一端子区域232可以联接到像素电压，并且驱动晶体管的第二端子区域234可以联接到选择晶体管(例如，图4的sx)。
124.第二互连层240可以形成在第二基板层230上。第二介电层241可以形成在第二互连层240和第二基板层230之间。在一些实现方式中，第二介电层241可以仅形成在设置在第二互连层240与第二基板层230之间的局部区域中。局部区域可以是形成或设置驱动晶体管dx的区域。
125.驱动晶体管栅极242可以包括多晶硅。驱动晶体管栅极242可以通过贯通互连件244联接到浮置扩散区域214。
126.贯通互连件244可以包括形成为接触驱动晶体管栅极242的第一贯通部分244b、形成为接触浮置扩散区域214的第二贯通部分244c以及用于将第一贯通部分244b连接至第二贯通部分244c的连接部分244a。
127.在一些实现方式中，电容器250可以跨越第一互连层220、第二基板层230和第二互连层240形成。电容器250可以被形成为具有金属绝缘体金属(mim)结构，该金属绝缘体金属(mim)结构包括多个tsv 254a、254b、254c、254d、256a、256b和256c以及设置在上述tsv 254a、254b、254c、254d、256a、256b和256c之间的介电区域(例如，第一介电层221、第一互连层220、第二基板层230和第二互连层240)。
128.尽管未在附图中示出，但是绝缘层可以形成或设置在tsv 254a、254b、254c、254d、256a、256b和256c中的每一个与介电区域221、220、230和240中的每一个之间。tsv 254a、254b、254c、254d、256a、256b和256c可以被形成为与第一基板层210的一个表面垂直。在一些实现方式中，可以在层叠的基板层(例如，210和230)、互连层(例如，220和240)和第一介电层221被蚀刻的区域中形成或设置tsv(254a、254b、254c、254d、256a、256b、256c)。
129.第一tsv 254a、254b、254c和254d可以直接联接到包括在第一基板层210中的接触区域216。另外，第一tsv 254a、254b、254c和254d可以通过形成在第二互连层240中的连接电极258互连。第一tsv 254a、254b、254c和254d以及连接电极258可以形成电容器250的第一电极。
130.第二tsv 256a、256b和256c可以通过形成在第一互连层220中的接地接触部分252互连。第二tsv 256a、256b和256c可以形成电容器250的第二电极，并且形成的第二电极可以接地。
131.如从图5可以看出的那样，电容器250的第一tsv 254a、254b、254c和254d以及第二tsv 256a、256b和256c可以形成为交替结构。
132.第二tsv 256a、256b和256c中的每一个可以在垂直长度上比第一tsv 254a、254b、254c和254d中的每一个更短。因此，第一互连层220的一部分和第二互连层240的一部分可以被设置在第二tsv(256a、256b、256c)和第一tsv(254a、254b、254c、254d)之间。第一互连层220的一部分和第二互连层240的一部分可以用作电容器250的介电区域。
133.电容器250可以通过接触区域216联接到开关晶体管sw。在一些实现方式中，接触区域216可以作为开关晶体管sw的一个端子操作。
134.图6a至图6j是例示基于所公开的技术的一些实现方式的用于形成单位像素的方法的示例的截面图。
135.出于说明性目的示出了图6a至图6j，并且因此其它实现方式也是可能的。例如，用于装置中的构成元件的位置和尺寸可以与图6a至图6j的位置和尺寸不同。
136.参照图6a，第一基板层210可以包括光电转换区域212、浮置扩散区域214和接触区域216。
137.可以通过在第一基板层210上掺杂杂质来形成光电转换区域212、浮置扩散区域214和接触区域216。
138.在一些实现方式中，光电转换区域212可以具有掺杂有n型杂质和p型杂质的层叠结构。另外，浮置扩散区域214和接触区域216中的每一个可以掺杂有n型杂质。
139.如从图6b的截面图可以看出的那样，第一介电层221可以形成或设置在第一基板层210上，转移晶体管栅极222和开关晶体管栅极224可以形成或设置在第一介电层221上。
140.第一介电层221可以包括例如氧化硅。转移晶体管栅极222和开关晶体管栅极224中的每一个可以由多晶硅形成或包括多晶硅。转移晶体管栅极222和开关晶体管栅极224中的每一个可以通过硅沉积工艺形成。
141.如从图6c的截面图可以看出的那样，第一互连层的一部分220a、传输信号线226、开关信号线228和第二tsv图案255a、255b和255c可以形成在第一介电层221上。
142.第一互连层的一部分220a可以包括诸如氧化硅的低介电常数材料。
143.可以通过蚀刻第一互连层的一部分220a来形成传输信号线226、开关信号线228和第二tsv图案255a、255b和255c。
144.第二tsv图案255a、255b和255c可以指示将形成第二tsv的位置。另外，传输信号线226、开关信号线228和第二tsv图案255a、255b和255c可以由相同的金属形成或包括相同的金属(例如，铜(cu)或钨(w)或者铜(cu)和钨(w)的组合)。
145.如从图6d的截面图可以看出的那样，可以形成第一互连层220，并且可以在第一互连层220上形成第二基板层230。在一些实现方式中，第二基板层230可以由掺杂有p型杂质的多晶硅形成或包括掺杂有p型杂质的多晶硅。第二基板层230可以通过硅沉积工艺形成。第一互连层220可以包括第一介电层221。
146.如从图6e的截面图可以看出的那样，驱动晶体管的第一端子区域232和驱动晶体管的第二端子区域234可以形成在第二基板层230上。第二介电层241和驱动晶体管栅极242可以形成在第二基板层230上。
147.在一些实现方式中，驱动晶体管的第一端子区域232和驱动晶体管的第二端子区域234可以掺杂有与第二基板层230的杂质互补的杂质。例如，当第二基板层230掺杂有p型杂质时，驱动晶体管的第一端子区域232和驱动晶体管的第二端子区域234可以掺杂有n型
杂质。
148.第二介电层241可以形成在设置有驱动晶体管栅极242的区域中。第二介电层241可以包括氧化硅。驱动晶体管栅极242可以包括多晶硅。
149.如从图6f的截面图可以看出的那样，可以在第二基板层230上形成第二互连层的一部分240a和贯通互连图案(也称为贯通布线图案)243b。
150.第二互连层的一部分240a可以包括诸如氧化硅的低介电常数材料。贯通互连图案243b可以指示要形成的贯通互连件(或贯通布线)的位置。
151.如从图6g的截面图可以看出的那样，第二互连层的一部分240b可以层叠以与贯通互连图案243b交叠。根据第二互连层的一部分240b的厚度，可以不同地确定要在后续工艺中形成的第二tsv 256a、256b和256c的长度。
152.如从图6h的截面图可以看出的那样，可以形成贯通互连件244和第二tsv 256a、256b和256c。
153.贯通互连件244可以包括第一贯通部分244b、第二贯通部分244c和用于将第一贯通部分244b连接至第二贯通部分244c的连接部分244a。
154.可以通过蚀刻互连层和基板层(例如，220、230和240b)并且然后在蚀刻区域上层叠金属材料来形成第一贯通部分244b、第二贯通部分244c和第二tsv 256a、256b和256c。在一些实现方式中，贯通互连件244和第二tsv 256a、256b和256c可以由铜(cu)或钨(w)或者铜(cu)和钨(w)的组合形成或包括铜(cu)或钨(w)或铜(cu)和钨(w)的组合。
155.第二tsv 256a、256b和256c可以形成在与第二tsv图案255a、255b和255c相对应的位置处。
156.接地接触部分252可以联接到第二tsv 256a、256b和256c，并且可以被形成为接收接地电压(gnd)。在一些实现方式中，在形成第二tsv 256a、256b和256c之后，可以通过连接到第二tsv 256a、256b和256c的互连结构而形成接地接触部分252。电容器250的第二电极可以通过接地接触部分252接地。
157.在一些其它实现方式中，接地接触部分可以与第二tsv图案255a、255b和255c的形成同时形成。
158.如从图6i的截面图可以看出的那样，电容器250可以跨越第一互连层220、第二基板层230和第二互连层的一部分240c形成。
159.在后续工艺中形成的第一tsv 254a、254b、254c和254d的长度可以根据第二互连层的部分240c的厚度而不同地确定。
160.可以通过蚀刻基板层(例如，221、220、230、240c)并且然后在蚀刻区域上层叠金属材料来形成第一tsv 254a、254b、254c和254d。由于第一介电层221被蚀刻，所以第一tsv 254a、254b、254c和254d可以直接联接到接触区域216。
161.在一些实现方式中，绝缘层可以形成在经蚀刻的介电层、经蚀刻的互连层、经蚀刻的基板层(例如，221、220、230、240c)和第一tsv(254a、254b、254c、254d)之间。
162.第一tsv 254a、254b、254c和254d可以通过连接电极258互连。电容器250的第一电极可以包括连接电极258和第一tsv 254a、254b、254c和254d。
163.图6j是例示单位像素的示例的截面图。参照图6j，第二互连层240可以层叠在电容器250上，从而形成单位像素。
164.如从以上描述显而易见的那样，基于所公开的技术的一些实现方式的图像感测装置可以在被小型化的同时保证高动态范围(hdr)。
165.所公开的技术的实施方式可以提供能够通过上述专利文档直接或间接识别的各种效果。
166.本领域技术人员将理解，所公开的技术可以以与本文阐述的那些方式不同的其它具体方式来执行。另外，在所附权利要求书中没有明确呈现的权利要求可以作为一个实施方式的组合来呈现，或者在该申请被提交之后通过后续的修改作为新的权利要求被包括。
167.尽管已经描述了多个示例性实施方式，但是应当理解，可以基于本专利文档中描述和/或例示的内容来设计对所公开的实施方式的修改和/或增强和其它实施方式。
168.相关申请的交叉引用
169.本专利文档要求于2021年7月22日提交的韩国专利申请no.10-2021-0096598的优先权和权益，其公开内容以引用方式整体并入作为本专利文档的公开内容的一部分。