半导体结构及其形成方法与流程

1.本发明的实施例涉及半导体结构及其形成方法。


背景技术：

2.集成电路的封装件变得越来越复杂，其中更多的器件管芯封装在同一封装件中以实现更多的功能。例如，已经开发集成芯片上系统(soic)以在同一封装件中包括多个器件管芯，诸如处理器和存储器多维数据集。soic可以包括使用不同技术形成的器件管芯，并且具有接合至同一器件管芯的不同功能，因此形成系统。这可以节省制造成本并且优化器件性能。


技术实现要素：

3.本发明的实施例提供了一种形成半导体结构的方法，包括：将第一器件管芯安装到载体；将第二器件管芯安装到所述载体；用第一密封剂围绕所述第一器件管芯和所述第二器件管芯；减薄所述第一密封剂、所述第一器件管芯和所述第二器件管芯，以暴露所述第一器件管芯的第一背侧通孔并且暴露所述第二器件管芯的第二背侧通孔；在所述第一背侧通孔上方形成第一接合焊盘，并且在所述第二背侧通孔上方形成第二接合焊盘；将桥接管芯的第一金属焊盘直接接合至所述第一接合焊盘，并且将所述桥接管芯的第二金属焊盘直接接合至所述第二接合焊盘；以及去除所述载体，并且形成设置在所述第一器件管芯和所述第二器件管芯的前侧处的第一连接件。
4.本发明的另一实施例提供了一种形成半导体结构的方法，包括：将第一管芯的前侧和第二管芯的前侧附接至载体衬底；通过第一密封剂密封所述第一管芯和所述第二管芯；暴露所述第一管芯中的第一金属部件和所述第二管芯中的第二金属部件；在所述第一管芯、所述第二管芯和所述第一密封剂上方形成接合层；在所述第一金属部件上方沉积与所述第一金属部件接触的第一接合焊盘，并且在所述第二金属部件上方沉积与所述第二金属部件接触的第二接合焊盘；将桥接管芯接合至所述第一管芯和所述第二管芯，所述桥接管芯将所述第一接合焊盘电耦接至所述第二接合焊盘；以及通过第二密封剂密封所述桥接管芯。
5.本发明的又一实施例提供了一种半导体结构，包括：第一器件管芯和第二器件管芯；第一密封剂，横向围绕所述第一器件管芯和所述第二器件管芯；桥接管芯，设置在所述第一器件管芯和所述第二器件管芯上方，所述桥接管芯跨越在所述第一密封剂的部分上，所述桥接管芯将所述第一器件管芯电耦接至所述第二器件管芯；接合界面层，插入在所述桥接管芯和所述第一器件管芯之间以及所述桥接管芯和所述第二器件管芯之间；第一接合焊盘和第二接合焊盘，设置在所述接合界面层中，所述第一接合焊盘设置在所述第一器件管芯上方，所述第二接合焊盘设置在所述第二器件管芯上方，所述桥接管芯耦接至所述第一接合焊盘和所述第二接合焊盘，其中，所述第一接合焊盘和所述桥接管芯之间的界面没有焊料材料。
6.本技术的实施例提供了用于桥接互连的方法和结构。
附图说明
7.当结合附图阅读时，从以下详细描述可以最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种部件的尺寸。
8.图1示出了根据一些实施例的中间步骤中的封装结构的立体图。
9.图2示出了封装组件的顶视图，其中多个器件管芯限定在封装组件内。
10.图3至图4示出了根据本发明的一些实施例的封装组件的形成中的中间阶段的截面图。
11.图5至图6示出了根据本发明的一些实施例的封装组件的形成中的中间阶段的截面图。
12.图7至图8示出了根据本发明的一些实施例的桥接组件的形成中的中间阶段的截面图。
13.图9至图20示出了根据一些实施例的用于形成封装结构的中间阶段，该封装结构具有在其中利用的桥接管芯。
14.图21至图23示出了根据一些实施例的用于形成包括不同桥接管芯的封装器件的中间步骤。
15.图24至图26示出了根据一些实施例的用于形成包括不同桥接管芯的封装器件的中间步骤。
16.图27至图29示出了根据一些实施例的用于形成包括不同桥接管芯的封装器件的中间步骤。
17.图30、图31a和图31b示出了根据一些实施例的用于桥接管芯和器件管芯的各种配置。
18.图32至图34示出了根据一些实施例的四交联桥接管芯和器件结构的形成中的中间步骤。
19.图35示出了根据其他实施例的四交联桥接管芯。
具体实施方式
20.以下公开提供了用于实现本发明的不同特征的许多不同的实施例或示例。下面描述了组件和布置的具体示例以简化本发明。当然，这些仅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是用于简单和清楚的目的，并且其本身不指示讨论的实施例和/或配置之间的关系。
21.为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方
位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
22.硅桥可以用于将来自一个半导体芯片的金属部件电耦接至另一个半导体芯片。例如，硅桥可以提供从硅桥的第一外部连接件到硅桥的第二外部连接件的电路径。然后可以例如通过焊料凸块将第一连接件连接至第一芯片，并且可以将第二连接件连接至第二芯片，从而在第一芯片和第二芯片之间形成桥接。这种硅桥的一个问题是芯片和硅桥之间的连接路径可能具有电阻，这导致信号损失、能耗增加和废热生成增加。
23.实施例为直接接合至目标半导体芯片的硅桥接管芯提供了几种配置，从而提供增加的性能，如通过增加的连接件密度、减少的能耗、减少的废热产生和增加的信号吞吐量来衡量的，为目标芯片之间使用更高速度的信号提供了能力。实施例提供了利用局部硅互连件作为硅桥、集成无源器件管芯作为硅桥、有源器件管芯作为硅桥和/或光子管芯作为硅桥的能力。实施例还提供了利用硅桥将多于两个管芯(诸如三个、四个、五个或六个等)连接在一起的能力。实施例还可以用于在单个封装件中一起提供多个硅桥以将多个管芯彼此连接。附加管芯也可以与硅桥结合使用，以提供增加的灵活性和功能。
24.本文讨论的实施例是在集成芯片上系统(soic)封装件及其形成方法的背景下讨论的，但是应该理解，所公开的技术和器件可以用于其他封装背景中。根据一些实施例示出了形成soic封装件的中间阶段。讨论了一些实施例的一些变体。在各个视图和说明性实施例中，相同的附图标记用于表示相同的元件。可以理解的是，虽然将soic封装件的形成用作示例来解释本发明的实施例的概念，但是本发明的实施例可以容易地应用于其他接合方法和结构，其中金属焊盘和通孔彼此接合。
25.图1示出了根据一些实施例的中间步骤中的soic封装器件的立体图。虽然下面列出了器件管芯105和205的类型的一些示例，但是器件管芯105和205可以是任何管芯。器件管芯105可以是逻辑管芯，诸如中央处理单元(cpu)管芯、微控制单元(mcu)管芯、输入输出(io)管芯、基带(bb)管芯、应用处理器(ap)管芯等。器件管芯105也可以是存储器管芯，诸如动态随机存取存储器(dram)管芯或静态随机存取存储器(sram)管芯等。器件管芯105可以是晶圆的部分(见图2)。器件管芯205电接合至器件管芯105。器件管芯205可以是逻辑管芯，逻辑管芯可以是cpu管芯、mcu管芯、io管芯、基带管芯或ap管芯。器件管芯205也可以是存储器管芯。多个器件管芯205可以接合至器件管芯105，每个器件管芯205具有不同的功能。
26.硅桥接管芯305/405/505/605接合至第一器件管芯105a和第二器件管芯105b并且桥接第一器件管芯105a和第二器件管芯105b之间的连接。下面更详细地讨论每个硅桥接管芯305/405/505/605的不同配置。在一些实施例中，硅桥接管芯305/405/505/605中的多个可以用于桥接管芯305、桥接管芯405、桥接管芯505和桥接管芯605的各种组合中。
27.图2示出了封装组件100(可以是晶圆，如图所示)，其中多个器件管芯105限定或形成在封装组件100内。器件管芯105可以全部具有相同的设计和功能，或者可以具有不同的设计和功能。虚线表示切割线106，其中器件管芯105将在随后的分割工艺中彼此分离。
28.图3至图5示出了根据本发明的一些实施例的soic封装件的形成中的中间阶段的截面图。图3示出了封装组件100的形成中的截面图。根据本发明的一些实施例，封装组件100是包括集成电路器件122的器件晶圆的部分，集成电路器件122例如为有源器件(诸如晶体管和/或二极管)以及可能的无源器件(诸如电容器、电感器、电阻器等)。封装组件100中
可以包括多个器件管芯105，其中示出了器件管芯105a的部分和器件管芯105b的部分。应该理解，这些视图仅仅是说明性的而不是限制性的。
29.根据本发明的其他实施例，封装组件100包括无源器件(没有有源器件)。在一些实施例中，并且如以下讨论中所提及的，封装组件100可以是器件晶圆。本发明的实施例还可以应用于其他类型的封装组件，诸如中介层晶圆。
30.根据本发明的一些实施例，晶圆100包括半导体衬底120和形成在半导体衬底120的顶面处的部件。半导体衬底120可以由晶体硅、晶体锗、晶体硅锗、和/或iii-v族化合物半导体(诸如gaasp、alinas、algaas、gainas、gainp、gainasp等)。半导体衬底120也可以是体硅衬底或绝缘体上硅(soi)衬底。可以在半导体衬底120中形成浅沟槽隔离(sti)区域(未示出)以隔离半导体衬底120中的有源区域。可以形成可选的贯通孔116以延伸至半导体衬底120中，并且可选的贯通孔116可以用于将晶圆100的相对侧上的部件相互电耦接。
31.根据本发明的一些实施例，晶圆100包括集成电路器件122，集成电路器件122形成在半导体衬底120的顶面上。示例集成电路器件122可以包括互补金属氧化物半导体(cmos)晶体管，电阻器、电容器、二极管等。在此未示出集成电路器件122的细节。根据其他实施例，晶圆100用于形成中介层，其中半导体衬底120可以是半导体衬底或介电衬底。
32.层间电介质(ild)124形成在半导体衬底120上方，并且填充集成电路器件122中的晶体管(未示出)的栅极堆叠件之间的空间。根据一些实施例，ild 124由磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、氟掺杂的硅酸盐玻璃(fsg)、正硅酸乙酯(teos)形成的氧化硅等形成。可以使用旋涂、可流动化学气相沉积(fcvd)、化学气相沉积(cvd)、等离子体增强化学气相沉积(pecvd)、低压化学气相沉积(lpcvd)等来形成ild 124。
33.接触插塞128形成在ild 124中，并且用于将集成电路器件122电连接至上面的金属线134和通孔136。根据本发明的一些实施例，接触插塞128由导电材料形成，导电材料选自钨、铝、铜、钛、钽、氮化钛、氮化钽、它们的合金和/或它们的多层。接触插塞128的形成可以包括在ild 124中形成接触开口，将导电材料填充到接触开口中，以及执行平坦化(诸如化学机械抛光(cmp)工艺)以使接触插塞128的顶面与ild 124的顶面齐平。
34.互连结构130位于ild 124和接触插塞128上方。互连结构130包括介电层132以及形成在介电层132中的金属线134和通孔136。在下文中，介电层132可选地称为金属间介电(imd)层132。根据本发明的一些实施例，至少下部的介电层132由具有低于约3.0或约2.5的介电常数(k值)的低k介电材料形成。介电层132可以由blackdiamond(应用材料公司的注册商标)、含碳低k介电材料、氢倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等形成。根据本发明的可选实施例，一些或全部介电层132由非低k介电材料形成，诸如氧化硅、碳化硅(sic)、碳氮化硅(sicn)、碳氮氧化硅(siocn)等。根据本发明的一些实施例，介电层132的形成包括沉积含致孔剂的介电材料，以及然后执行固化工艺以驱除致孔剂，并且因此剩余的介电层132变成多孔的。可以由碳化硅、氮化硅等形成的蚀刻停止层(未示出)可以形成在imd层132之间，并且为了简单起见未示出。
35.金属线134和通孔136形成在介电层132中。同一层级处的金属线134在下文中可以统称为金属层。根据本发明的一些实施例，互连结构130包括通过通孔136互连的多个金属层。金属线134和通孔136可以由铜或铜合金形成，并且它们也可以由其他金属形成。形成工
艺可以包括单镶嵌工艺和双镶嵌工艺。在单镶嵌工艺中，首先在其中一个介电层132中形成沟槽，然后用导电材料填充沟槽。然后执行平坦化工艺(诸如cmp工艺)以去除高于imd层的顶面的导电材料的过量部分，在沟槽中留下金属线。在双镶嵌工艺中，在imd层中形成沟槽和通孔开口，其中通孔开口位于沟槽下面并且连接至沟槽。然后将导电材料填充到沟槽和通孔开口中以分别形成金属线和通孔。导电材料可以包括扩散阻挡件和位于扩散阻挡件上方的含铜金属材料。扩散阻挡件可以包括钛、氮化钛、钽、氮化钽等。
36.金属线134包括金属线134a，金属线134a可以称为顶部金属线。顶部金属线134a也统称为顶部金属层。相应的介电层132a可以由非低k介电材料形成，诸如未掺杂的硅酸盐玻璃(usg)、氧化硅、氮化硅等。介电层132a也可以由低k介电材料形成，该低k介电材料可以选自下面的imd层132的类似材料。
37.根据本发明的一些实施例，介电层138和介电接合层152形成在顶部金属线134a上方。介电层138和介电接合层152可以由氧化硅、氮氧化硅、碳氧化硅等形成，并且在一些实施例中，例如，介电层138可以由多个介电子层138a、138b和138c形成。首先，可以形成介电子层138a。接下来可以使用光刻工艺在介电子层138a中形成对应于通孔146的通孔开口，该光刻工艺使用例如在介电子层138a上方形成和图案化的光刻胶和/或硬掩模以帮助形成对应于通孔146的通孔开口。可以使用各向异性蚀刻来形成穿过光刻胶和/或硬掩模的这些沟槽。
38.可以在介电子层138a上方形成通孔146和金属部件144。可以通过与上述通孔136和金属线134的形成类似的工艺形成通孔146和金属部件144，但是可以使用其他合适的工艺。金属部件144和通孔146可以由铜或铜合金形成，并且它们也可以由其他金属形成。在实施例中，金属部件144和/或通孔146可以由铝或铝铜合金形成。在一些实施例中，金属部件144可以用于管芯测试。
39.在一些实施例中，可以直接探测金属部件144以用于执行晶圆100的芯片探针(cp)测试。可选地，焊料区域(例如，焊球或焊料凸块)可以设置在金属部件144上，并且焊料区域可以用于对晶圆100执行cp测试。可以对晶圆100执行cp测试以确定晶圆100的每个器件管芯105是否为已知良好管芯(kgd)。因此，只有为kgd的器件管芯105经受后续处理以用于封装，而未通过cp测试的管芯不被封装。在测试之后，可在后续处理步骤中去除焊料区域(如果有)。
40.然后可以将介电子层138b沉积在金属部件144上方，直到期望的厚度。在一些实施例中，然后可以平坦化介电子层138b以使顶面齐平，而在其他实施例中，可以省略齐平步骤。在一些实施例中，然后沉积介电子层138c。其他实施例可以不使用介电子层138c并且可以省略介电子层138c。
41.接下来，可以形成接合焊盘通孔156和接合焊盘通孔157。接合焊盘通孔156穿过整个介电层138延伸至互连结构130，并且接合焊盘通孔157延伸至金属部件144并且电耦接至金属部件144。可以使用光刻胶(未示出)和/或硬掩模(未示出)来形成用于接合焊盘通孔156和接合焊盘通孔157的开口，光刻胶和/或硬掩模形成和图案化在介电层138上方以帮助用于接合焊盘通孔156和接合焊盘通孔157的开口的形成。根据本发明的一些实施例，执行各向异性蚀刻以形成开口。对于接合焊盘通孔157，蚀刻可以在金属部件144上停止，或对于接合焊盘通孔156，蚀刻可以在互连结构130的金属线134上停止。
42.接下来，可以用导电材料填充用于接合焊盘通孔156和接合焊盘通孔157的开口。可以首先形成导电扩散阻挡件(未示出)。根据本发明的一些实施例，导电扩散阻挡件可以由钛、氮化钛、钽、氮化钽等形成。例如，可以使用原子层沉积(ald)、物理气相沉积(pvd)等来形成导电扩散阻挡件。导电扩散阻挡件可以包括位于用于接合焊盘通孔156和接合焊盘通孔157的开口中的层以及在介电层138的上表面上方延伸的层。
43.接下来，例如通过电化学镀(ecp)或另一合适的沉积工艺沉积金属材料以形成接合焊盘通孔156和接合焊盘通孔157。金属材料沉积在导电扩散阻挡件上并且填充用于接合焊盘通孔156和接合焊盘通孔157的剩余开口。金属材料还可以在介电层138的顶面上方延伸。金属材料可以包括铜或铜合金。可以同时形成接合焊盘通孔156和接合焊盘通孔157。
44.然后可以执行诸如化学机械抛光(cmp)工艺的平坦化工艺以去除金属材料和扩散阻挡件的过量部分，直到暴露介电层138。扩散阻挡件和金属材料的剩余部分包括接合焊盘通孔156和接合焊盘通孔157。
45.接下来，可以在介电层138和其中形成的用于接合焊盘154的开口上方形成介电接合层152。可以使用光刻胶(未示出)和/或硬掩模(未示出)来形成开口，光刻胶和/或硬掩模形成和图案化在介电接合层152上方以帮助用于接合焊盘154的开口的形成。根据本发明的一些实施例，执行各向异性蚀刻或湿蚀刻以形成用于接合焊盘154的开口。在一些实施例中，蚀刻可以在介电子层138c上停止，该介电子层138c可以用作蚀刻停止。在其他实施例中，介电接合层152可以具有与介电层138的蚀刻选择性，使得在蚀刻穿过介电接合层152之后不蚀刻穿过介电层138。在一些实施例中，蚀刻可以是基于时间的。用于接合焊盘154的开口可以暴露接合焊盘通孔156和接合焊盘通孔157的上表面。
46.接下来，可以在开口中沉积扩散阻挡件和金属材料以形成接合焊盘154。形成接合焊盘154可以使用与用于形成上述接合焊盘通孔156和接合焊盘通孔157的那些类似的工艺和材料。然后，可以执行诸如化学机械抛光(cmp)工艺的平坦化工艺以去除金属材料和扩散阻挡件的过量部分，直到暴露介电接合层152。扩散阻挡件和金属材料的剩余部分包括随后用于接合至另一个器件的接合焊盘154。可以理解，也可以与接合焊盘154同时形成金属线。
47.在一些实施例中，接合焊盘通孔156和157可以与接合焊盘154同时形成。在这样的实施例中，在形成介电接合层152之后，如上所述，在介电接合层152中制造开口。然后，如上所述，在介电层138中制造用于接合焊盘通孔156和接合焊盘通孔157的另外的开口。然后，如上所述，可以在同一工艺中形成用于接合焊盘通孔156和157与接合焊盘154的导电扩散阻挡件和金属材料。之后，可以使用诸如cmp工艺的平坦化工艺来去除金属材料和扩散阻挡件的过量部分，直到暴露介电接合层152。扩散阻挡件和金属材料的剩余部分包括随后用于接合至另一个器件的接合焊盘154。也可以与接合焊盘154同时形成金属线，该金属线在与接合焊盘154相同的层中行进。
48.可以基于在后续工艺中将接合至它们的器件来调整接合焊盘154的位置和数量。在一些实施例中，接合焊盘154中的一个或多个可以不电连接至器件管芯105中的任何器件。这样的接合焊盘154可以被认为是伪接合焊盘。在一些实施例中，伪接合焊盘154可以继续横跨器件管芯105的表面，而在其他实施例中，包括伪接合焊盘的接合焊盘154可以仅位于要附接其他器件的位置。
49.图4示出了在从晶圆100分割之后的器件管芯105。用于从晶圆100分割器件管芯的
分割工艺160(见图3)可以是任何合适的工艺，诸如使用管芯锯，激光切割等以切割穿过晶圆100和形成在其上的结构。
50.图5示出了晶圆200的形成，晶圆200中包括器件管芯205(例如，器件管芯205a和器件管芯205b)。根据本发明的一些实施例，器件管芯205是逻辑管芯，逻辑管芯可以是cpu管芯、mcu管芯、io管芯、基带管芯或ap管芯。器件管芯205也可以是存储器管芯。晶圆200包括半导体衬底220，半导体衬底220可以是硅衬底。
51.器件管芯205可以包括集成电路器件222、位于集成电路器件222上方的ild 224和电连接至集成电路器件222的接触插塞228。器件管芯205还可以包括用于连接至器件管芯205中的有源器件和无源器件的互连结构230。互连结构230包括金属线234和通孔236。
52.硅通孔(tsv)216，有时称为半导体通孔或贯通孔，可以可选地形成为穿透到半导体衬底220中(并且最终通过从相对侧露出而穿过半导体衬底220)。如果利用，tsv 216可以用于将形成在半导体衬底220的前侧(示出的顶侧)上的器件和金属线连接至背侧。可以使用与用于形成上述接合焊盘通孔156的那些类似的工艺和材料形成tsv 216，并且不再重复，包括例如基于时间的蚀刻工艺，使得tsv 216可以具有设置在半导体衬底220的顶面和底面之间的底部。
53.器件管芯205可以包括介电层238和介电接合层252。可以在介电层238(可以包括多个介电层238a、238b和238c)中形成和设置通孔246和金属部件244。也在介电层238中形成和设置接合焊盘通孔256和接合焊盘通孔257，并且在介电接合层252中形成和设置接合焊盘254。
54.用于形成器件管芯205的各种部件的工艺和材料可以类似于用于形成器件管芯105中的它们的类似部件的工艺和材料，并且因此在此不再重复细节。器件管芯105和器件管芯205之间的相似部件在它们的标签中共享相同的最后两个数字。
55.在图6中，将晶圆200分割成多个离散的器件管芯205，器件管芯205包括例如器件管芯205a和器件管芯205b。分割工艺160(见图5)可以与上面关于图4讨论的分割工艺相同或类似。
56.图7示出了根据一些实施例的晶圆300的形成，晶圆300中包括桥接管芯305(例如，硅桥接管芯305a和305b)。衬底320可以包括上面关于半导体衬底120讨论的任何候选衬底。提供互连结构330以将各个接合焊盘354电连接至各个接合焊盘354中的其他接合焊盘354和/或可选的tsv316。
57.互连结构330包括介电层332和形成在介电层332中的金属线334和通孔336。形成互连结构330可以使用与上面关于互连结构130(并且对于介电层332为介电层132，对于金属线334为金属线134以及对于通孔336为通孔136)描述的那些相同的工艺和材料。
58.可选的tsv 316也在图7中示出。可以在形成底部金属线334d之前或同时形成tsv 316。tsv 316穿透到衬底320中(并且可以可选地在后续工艺中从相对侧露出)。如果利用，tsv 316可以用于将形成在衬底320的前侧(示出的顶测)上的器件和金属线连接至背侧。可以使用与用于形成上面讨论的接合焊盘通孔156的那些类似的工艺和材料形成tsv 316，并且不再重复，包括例如基于时间的蚀刻工艺，使得tsv 316可以具有设置在衬底320的顶面和底面之间的底部。
59.桥接管芯305可以包括介电层338和介电接合层352。在介电层338中形成和设置接
合焊盘通孔356，并且在介电接合层352中形成和设置接合焊盘354。用于形成桥接管芯305的各种部件的工艺和材料可以类似于用于形成器件管芯105中的它们的相似部件的工艺和材料，并且因此在此不再重复细节。器件管芯105和桥接管芯305之间的相似部件在它们的标签中共享相同的最后两个数字。
60.在图8中，将晶圆300分割成多个离散的桥接管芯305，包括例如硅桥接管芯305a和硅桥接管芯305b。分割工艺160(见图7)可以与上面关于图4讨论的分割工艺相同或类似。
61.图9至图20示出了利用硅桥接管芯(诸如桥接管芯305)形成soic封装件的中间步骤。虽然关于桥接管芯305的利用描述了工艺，但是可以替代桥接管芯405、505或605。图9至图16示出了每幅图的顶部处的根据一些示例实施例的顶视图，以及在每幅图的底部处的截面图。应该理解，这些视图仅是示例并且在本描述的范围内变化。例如，为每幅图提供的顶视图和截面图可以只是局部视图，并且可以结合其他器件或结构。
62.在图9中，提供载体衬底10，并且在载体衬底10上形成释放层12。载体衬底10可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底10可以是晶圆，使得可以在载体衬底10上同时形成多个封装件。
63.释放层12可以由基于聚合物的材料形成，它可以与载体衬底10一起从将在后续步骤中形成的上面的结构去除。在一些实施例中，释放层12是环氧基热释放材料，它在加热时会失去其粘性，诸如光热转换(lthc)释放涂层。在其他实施例中，释放层12可以是紫外(uv)胶，它在暴露于紫外光时失去其粘性。释放层12可以作为液体分配并且固化，可以是层压到载体基底10上的层压膜等。释放层12的顶面可以是齐平的并且可以具有高度的平坦度。
64.器件管芯105中的两个或多个可以放置在载体衬底10上并且附接至释放层12。可以通过拾取和放置工艺将每个器件管芯105(诸如器件管芯105a和105b)放置在载体衬底10上以将器件管芯105面朝下(背侧朝上)放置。应当理解，每个器件管芯105可以具有相同或不同的功能，并且可以是彼此相同的尺寸或彼此不同的尺寸。
65.在图10中，填充材料(诸如绝缘材料或密封剂14)可以沉积在器件管芯105上方并且横向围绕器件管芯105。密封剂14可以包括介电材料，诸如树脂、环氧树脂、聚合物、氧化物、氮化物等或它们的组合，可以通过任何合适的工艺沉积密封剂14，诸如通过可流动cvd、旋涂、pvd等或它们的组合。
66.在图11中，可以使用平坦化工艺来使密封剂14的上表面与器件管芯105的上表面齐平。平坦化工艺可以包括研磨和/或化学机械抛光(cmp)工艺。可以继续平坦化工艺，直到tsv 116通过器件管芯105的半导体衬底120(见图4)暴露。
67.在图12中，可以使每个器件管芯105的半导体衬底120(见图4)凹进以进一步暴露tsv 116，导致它们从半导体衬底120的上表面突出。在不利用tsv 116的实施例中，则可以通过蚀刻穿过半导体衬底120到互连结构130的开口并且形成tsv(例如，使用上面关于tsv 116描述的工艺和材料)来形成tsv。在使半导体衬底120凹进之后，可以通过在器件管芯105的上表面(即，背侧)上方沉积绝缘材料并且平坦化绝缘材料以使绝缘材料的上表面与密封剂14的上表面齐平来形成绝缘层16，从而在每个器件管芯105上方形成绝缘层16。
68.在图13中，可以在密封剂14和绝缘层16的上表面上方形成接合层18。在接合层18中形成接合焊盘20。接合焊盘20可以包括物理耦接至tsv116的有源接合焊盘20b和不连接至器件管芯105的任何金属部件的伪接合焊盘20d。接合层18可以由任何合适的绝缘层形
成，诸如氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅等或它们的组合，并且可以使用诸如cvd、pvd、旋涂等的任何合适的技术来沉积。为了形成接合焊盘20，可以根据接合焊盘20的位置在接合层18中形成开口。可以使用光刻胶(未示出)和/或硬掩模(未示出)来形成开口，光刻胶和/或硬掩模形成和图案化在接合层18上方以帮助形成用于接合焊盘20的开口。在一些实施例中，执行各向异性蚀刻或湿蚀刻以形成用于接合焊盘20的开口。蚀刻可以在密封剂14和绝缘层16上停止。用于接合焊盘20的开口可以暴露tsv 116的上表面。
69.接下来，可以在开口中沉积扩散阻挡件和金属材料以形成接合焊盘20。可以使用诸如上面讨论的用于形成接合焊盘通孔156和157的那些的材料和技术来沉积扩散阻挡件和金属材料。然后可以执行诸如化学机械抛光(cmp)工艺的平坦化工艺以去除金属材料和扩散阻挡件的过量部分，直到暴露接合层18。扩散阻挡件和金属材料的剩余部分包括随后用于接合至另一个器件的接合焊盘20。
70.如图13所示，在一些实施例中，一个或多个伪接合焊盘20d可以设置在两个器件管芯105之间的密封剂14的部分上方。可以包括伪接合焊盘20d以用于图案负载考虑，并且也可以帮助提供更好的直接接合，这减小故障的可能性。
71.在图14中，桥接管芯305同时接合至器件管芯105中的至少两个。此外，如图14所示，一个或多个次要器件管芯205也可以可选地接合至器件管芯105。可以使用拾取和放置工艺将每个件定位在接合焊盘20上方。在一些实施例中，每个器件管芯205和每个桥接管芯305可以一次放置和接合一个，而在其他实施例中，所有的器件管芯205和桥接管芯305可以同时放置并且然后全部接合在一起。用于将桥接管芯305接合至器件管芯105a和105b的接合机制可以利用混合接合工艺，其中接合焊盘20的金属直接接合至接合焊盘354(见图8)的金属和接合焊盘254的金属(见图6)，在接合焊盘354和接合焊盘254的界面处不使用焊料材料。
72.接合至器件管芯105的每个器件管芯205在接合至器件管芯105之前可能已经被测试并且确定为kgd。虽然将一个器件管芯205示出为接合至器件管芯105a和105b中的每个，但是应当理解，类似于器件管芯205的其他器件管芯可以接合至器件管芯105。其他器件管芯可以与器件管芯205相同或可以与器件管芯205不同。例如，器件管芯205和其他器件管芯可以是从上面列出的类型中选择的不同类型的管芯。此外，器件管芯205可以是数字电路管芯，而其他器件管芯可以是模拟电路管芯。器件管芯105和205(以及其他器件管芯，如果有的话)组合用作系统。将系统的功能和电路分成不同的管芯(诸如器件管芯105和205)可以优化这些管芯的形成，并且可以引起制造成本的降低。
73.器件管芯205和桥接管芯305与器件管芯105a和105b的接合可以通过混合接合来实现。例如，接合焊盘254和354通过金属至金属直接接合而接合至接合焊盘20。根据本发明的一些实施例，金属至金属直接接合是铜至铜直接接合。接合焊盘254和354的尺寸可以大于、等于或小于相应的接合焊盘20的尺寸。此外，介电接合层252和352通过电介质至电介质接合而接合至接合层18，电介质至电介质接合可以是熔融接合，例如，生成有si-o-si键。
74.为了实现混合接合，器件管芯205和桥接管芯305相对于器件管芯105定位以对准它们相应的接合焊盘20(即，20b和20d)与器件管芯205的接合焊盘254和桥接管芯305的接合焊盘354。上部的管芯(器件管芯205和桥接管芯305)与下部的器件管芯105a和105b压在一起。然后，执行退火以使接合焊盘20和相应的上面的接合焊盘254和354中的金属相互扩
散。根据一些实施例，退火温度可以高于约350℃，并且可以在约350℃和约550℃之间的范围内。根据一些实施例，退火时间可以在约1.5小时和约3.0小时之间的范围内，并且可以在约1.0小时和约2.5小时之间的范围内。通过混合接合，接合焊盘254和接合焊盘354通过由金属相互扩散引起的直接金属接合而接合至相应的接合焊盘20。同样地，介电接合层252和介电接合层352熔融接合至相应的接合层18。
75.如图14所示，设置在器件管芯105a和105b之间的密封剂14上方的伪接合焊盘20d可以耦接至桥接管芯305的相应接合焊盘354。
76.利用混合接合来附接桥接管芯305，器件管芯105a可以交叉连接至器件管芯105b，同时降低能耗，提供更小的接触电阻，并且提供比使用凸块连接件附接的桥接器件更高的频率吞吐量。
77.在图15中，诸如绝缘材料或密封剂22的填充材料可以沉积在器件管芯105上方并且横向围绕器件管芯105。密封剂22可以包括介电材料，诸如树脂、环氧树脂、聚合物、氧化物、氮化物等或它们的组合，可以通过任何合适的工艺(诸如通过可流动cvd、旋涂、pvd等或它们的组合)沉积密封剂22。
78.在图16中，可以使用平坦化工艺来使密封剂22的上表面与器件管芯205的上表面和桥接管芯305的上表面齐平。平坦化工艺可以包括研磨和/或化学机械抛光(cmp)工艺。平坦化工艺可以继续，直到tsv 216(如果使用)(见图6)通过器件管芯205的衬底220暴露并且直到tsv 316(如果使用)(见图8)通过桥接管芯305的衬底320暴露。
79.在一些实施例中，图16的结构仅是多个封装站点中的一个封装站点。例如，载体衬底10可以是延伸超出密封剂14的所示侧壁的晶圆，并且可以邻近所示封装区形成附加封装区。这样的封装区可以在随后的工艺中彼此分割。在这样的实施例中，密封剂14、接合层18和密封剂22也可以延伸至载体衬底10的横向范围。在其他实施例中，图16中所示的结构是不同的结构并且可以单独地形成在单独的载体衬底10上。
80.在图17中，可以在图16的结构上方沉积晶圆接合层24，并且晶圆26可以接合至图16的结构。在一些实施例中，晶圆26可以是支撑晶圆并且可以是由任何合适的材料制成，诸如硅、蓝宝石等。可以使用旋涂技术来沉积晶圆接合层24以实现高度平坦性，并且可以将晶圆压靠在晶圆接合层24上以粘附至晶圆接合层24。晶圆接合层可以包括通过cvd、pecvd、hdp-cvd(高密度等离子体cvd)等沉积的任何合适的材料，诸如氮氧化硅、碳氮化硅、未掺杂的硅玻璃、teos形成的氧化硅等或它们的组合。在一些实施例中，晶圆接合层可以包括通过溅射、pvd、镀(电镀或化学镀)等沉积的金、铟、锡、铜等或它们的组合。在又其他实施例中，晶圆接合层可以包括聚合物或胶水并且可以通过旋涂、层压等来沉积。
81.在图18中，执行载体衬底脱粘以将载体衬底10从器件管芯105和密封剂14的前侧分离(或“脱粘”)。根据一些实施例，脱粘包括将诸如激光或uv光的光投射到释放层12上，使得释放层12在光的热量下分解并且可以去除载体衬底10。然后可以将该结构翻转并且放置在胶带(未示出)上。
82.在图19中，钝化层28形成在器件管芯105a和105b与密封剂14的前侧上方。钝化层28可以是单层或复合层，并且可以由非多孔材料形成。在一些实施例中，钝化层28是包括氧化硅层(未单独示出)和位于氧化硅层上方的氮化硅层(未单独示出)的复合层。钝化层28也可以由其他非多孔介电材料形成，诸如未掺杂的硅酸盐玻璃(usg)、氮氧化硅等。钝化层28
也可以由聚酰亚胺、聚苯并恶唑(pbo)等形成。可以通过任何合适的技术(诸如通过pvd、cvd、旋涂等或它们的组合)沉积钝化层28。
83.在图20中，图案化钝化层28，使得钝化层28中的开口暴露器件管芯105a和105b的接合焊盘154。接触件34可以形成在开口中并且电耦接和物理耦接至器件管芯105a和105b的接合焊盘154。在一些实施例中，接触件34可以包括凸块下金属30和焊料凸块32。在其他实施例中，焊料凸块32可以直接形成在接合焊盘154上。
84.得到的封装结构50可以进一步用于倒装芯片封装件、衬底上晶圆上芯片封装件或集成扇出封装件。
85.图21至图23示出了包括桥接管芯405的封装结构50的形成，其中桥接管芯405包括集成无源器件(ipd)。图21示出了晶圆400的形成，晶圆400包括桥接管芯405(例如，桥接管芯405a和405b)。桥接管芯405的第一目的是在管芯的一侧处的接合焊盘454(即，耦接至第一器件管芯)和管芯的另一侧处的接合焊盘454(即，耦接至第二器件管芯)之间形成桥接。桥接管芯405还具有包括一个或多个ipd 422的第二目的，ipd 422诸如电容器、电阻器、电感器、二极管、转换器、热敏电阻、变容二极管、变换器等。在一些实施例中，可以沿着从桥接管芯405的一侧处的一个或多个接合焊盘454到桥接管芯405的另一侧处的一个或多个接合焊盘454的电路路径利用ipd 422。在一些实施例中，可以沿着从桥接管芯405的一侧处的一个或多个接合焊盘454到桥接管芯405的同一侧上的一个或多个接合焊盘454的电路路径利用ipd 422。
86.桥接管芯405可以包括电耦接至互连结构430的可选tsv 416。桥接管芯405还可以包括金属部件444，金属部件444可以用于测试桥接管芯405的功能是否符合预期，以确定桥接管芯405是否为已知良好管芯(kgd)。用于形成桥接管芯405的各种部件的工艺和材料可以类似于用于形成器件管芯105中的它们的相似部件的工艺和材料，并且因此在此不再重复细节。器件管芯105和桥接管芯405之间的相似部件在它们的标签中共享相同的最后两个数字。
87.在图22中，将晶圆400分割成多个离散的桥接管芯405，包括例如桥接管芯405a和桥接管芯405b。分割工艺160(见图21)可以与上面关于图4讨论的分割工艺相同或类似。
88.在图23中，示出了封装结构50，封装结构50利用桥接管芯405代替桥接管芯305(见图9至图20)。
89.图24至图26示出了包括桥接管芯505的封装结构50的形成，其中桥接管芯505包括有源器件。图24示出了晶圆500的形成，晶圆500包括桥接管芯505(例如，桥接管芯505a和505b)。桥接管芯505的第一目的是在管芯的一侧处的接合焊盘554(即，耦接至第一器件管芯)和管芯的另一侧处的接合焊盘554(即，耦接至第二器件管芯)之间形成桥接。桥接管芯505还具有包括一个或多个有源器件522(诸如晶体管)的第二目的。在一些实施例中，可以沿着从桥接管芯505的一侧处的一个或多个接合焊盘554到桥接管芯505的另一侧处的一个或多个接合焊盘554的电路路径利用有源器件522。在一些实施例中，可以沿着从桥接管芯505的一侧处的一个或多个接合焊盘554到桥接管芯505的同一侧上的一个或多个接合焊盘554的电路路径利用有源器件522。
90.桥接管芯505可以包括电耦接至互连结构530的可选的tsv 516。桥接管芯505还可以包括金属部件544，金属部件544可以用于测试桥接管芯505的功能是否符合预期，以确定
桥接管芯505是否是已知良好管芯(kgd)。用于形成桥接管芯505的各种部件的工艺和材料可以类似于用于形成器件管芯505中的它们的相似部件的工艺和材料，并且因此在此不再重复细节。器件管芯105和桥接管芯505之间的相似部件在它们的标签中共享相同的最后两个数字。
91.在图25中，将晶圆500分割成多个离散的桥接管芯505，包括例如桥接管芯505a和桥接管芯505b。分割工艺160(见图24)可以与上面关于图4讨论的分割工艺相同或类似。
92.在图26中，示出了封装结构50，封装结构50利用桥接管芯505代替桥接管芯305(见图9至图20)。
93.图27至图29示出了包括桥接管芯605的封装结构50的形成，其中桥接管芯605包括光子元件。图27示出了晶圆600的形成，晶圆600包括桥接管芯605(例如，桥接管芯605a和605b)。桥接管芯605的第一目的是在管芯的一侧处的接合焊盘654(即耦接至第一器件管芯)和管芯的另一侧处的接合焊盘654(即耦接至第二器件管芯)之间形成桥接。桥接管芯605还具有包括一个或多个光子元件623的第二目的，诸如发光二极管、激光二极管、太阳能和光伏电池、显示器、光学放大器、光探测器、解复用器、复用器和衰减器等。在一些实施例中，光子元件623可以用于影响沿着从桥接管芯605的一侧处的一个或多个接合焊盘654到桥接管芯605的另一侧处的一个或多个接合焊盘654的电路路径进出接合焊盘654的信号。在一些实施例中，可以沿着从桥接管芯605的一侧处的一个或多个接合焊盘654到桥接管芯605的同一侧上的一个或多个接合焊盘654的电路路径利用光子元件623。桥接管芯605还可以具有可选地提供的有源或无源器件622，例如以帮助处理来自光子元件623的光学信息。
94.金属元件可以保持在光子元件623之外。因此，如图27所示，金属部件可以形成为远离光子元件623。可选的光阻挡件625可以沉积在与光子元件623相同的层中以阻挡光进出桥接管芯605的侧面。
95.桥接管芯605可以包括电耦接至互连结构630的可选的tsv 616。桥接管芯605还可以包括金属部件644，金属部件644可以用于测试桥接管芯605的功能是否符合预期，以确定桥接管芯605是否为已知良好管芯(kgd)。用于形成桥接管芯605的各种部件的工艺和材料可以类似于用于形成器件管芯605中的它们的相似部件的工艺和材料，并且因此在此不再重复细节。器件管芯105和桥接管芯605之间的相似部件在它们的标签中共享相同的最后两个数字。
96.在图28中，将晶圆600被分割成多个离散的桥接管芯605，包括例如桥接管芯605a和桥接管芯605b。分割工艺160(见图27)可以与上面关于图4讨论的分割工艺相同或类似。
97.在图29中，示出了封装结构50，封装结构50利用桥接管芯605代替桥接管芯305(见图9至图20)。
98.图30是使用多个桥接管芯sb(桥接管芯305/405/505/605)来桥接来自多个器件管芯105的信号的顶视图图示。如图30所示，可以使用任何数量的桥接管芯sb，并且可以使用任何数量的器件管芯105。此外，多个桥接管芯sb可以用于连接两个相同的器件管芯105。器件管芯205可以安装在一个或多个器件管芯105上方。诸如上面描述的，可以使用的多个桥接管芯sb中的每个可以是不同的类型。
99.图31a和图31b是在多于两个器件管芯105上使用桥接管芯的顶视图图示。图31b示出了使用一个桥接管芯来桥接三个不同的下面的器件管芯105的实施例，并且图31a示出了
使用一个桥接管芯来桥接四个管芯的实施例。
100.图32至图35示出了根据一些实施例的封装结构50的形成中的中间步骤，该封装结构50具有两个或多个器件管芯，该器件管芯添加在桥接管芯的顶部上方并且连接至桥接管芯以使用桥接管芯作为堆叠的器件管芯和/或横向定位的器件管芯之间的交叉连接。图32中所示的器件表示应用于图16中所示器件的工艺。
101.在图32中，可以在密封剂22的上表面上方形成接合层36。在接合层36中形成接合焊盘38。接合焊盘38可以包括物理耦接至tsv 216的有源接合焊盘38b和不连接至桥接管芯305/405/505/605或器件管芯205的任何金属部件的伪接合焊盘38d。用于形成接合层36和接合焊盘38的材料和工艺可以与上述用于形成接合层18和接合焊盘20的那些相同。在形成接合层36之前，可以在桥接管芯305/405/505/605上方形成绝缘层(未单独示出)。可以使用与上面关于绝缘层16描述的那些类似的工艺和材料来形成绝缘层。
102.在图33中，器件管芯105c和105d接合至接合焊盘38和接合层36。器件管芯105c和105d可以使用混合接合技术来接合，诸如上面关于图14描述的。器件管芯105c和105d可以同时接合至桥接管芯305/405/505/605以及器件管芯205。以类似于上述密封剂14的方式，密封剂40可以沉积在器件管芯105c和105d上方并且横向围绕器件管芯105c和105d。
103.在图34中，对结构执行上面关于图17至图20描述的工艺以形成封装结构50。在图35中，器件管芯205已从封装结构50中省略。
104.应当理解和认识到，上述实施例中的每个可以彼此组合而没有限制。
105.实施例通过在使用硅桥时利用混合接合技术来提供优势，可以通过降低电阻、增加高频吞吐量以及降低功耗和废热生成来实现高性能增益。桥接管芯可以灵活地包括无源器件、有源器件或光子器件。因此，桥接管芯可以提供多种功能，以通过桥接连接管芯以及通过桥接管芯被动或主动控制信号。
106.一个实施例是方法，该方法包括将第一器件管芯安装到载体。该方法还包括将第二器件管芯安装到载体。该方法还包括用第一密封剂围绕第一器件管芯和第二器件管芯。该方法还包括减薄第一密封剂、第一器件管芯和第二器件管芯以暴露第一器件管芯的第一背侧通孔并且暴露第二器件管芯的第二背侧通孔。该方法还包括在第一背侧通孔上方形成第一接合焊盘和在第二背侧通孔上方形成第二接合焊盘。该方法还包括将桥接管芯的第一金属焊盘直接接合至第一接合焊盘，并且将桥接管芯的第二金属焊盘直接接合至第二接合焊盘。该方法还包括去除载体以及形成设置在第一器件管芯和第二器件管芯的前侧处的第一连接件。在实施例中，将第一金属焊盘直接接合至第一接合焊盘包括将桥接管芯放置在第一器件管芯和第二器件管芯上；将第一金属焊盘压靠在第一接合焊盘上；以及使桥接管芯、第一器件管芯和第二器件管芯的组合退火，以使第一金属焊盘的金属材料与第一接合焊盘的金属材料相互扩散。在实施例中，该方法还包括形成插入在第一接合焊盘和第二接合焊盘之间的第三接合焊盘，第三接合焊盘对准地位于第一器件管芯和第二器件管芯之间的第一密封剂上方，第三接合焊盘是伪接合焊盘。在实施例中，桥接管芯包括集成无源器件、有源器件或光子元件。在实施例中，该方法还包括将器件管芯的第一金属焊盘直接接合至形成在第一器件管芯上方的第三接合焊盘。在实施例中，桥接管芯是第一桥接管芯，并且该方法还包括将第二桥接管芯的第三金属焊盘直接接合至形成在第一器件管芯上方的第三接合焊盘，以及将第二桥接管芯的第四金属焊盘直接接合至形成在第三器件管芯上方的
第四接合焊盘。在实施例中，该方法还包括在桥接管芯上方沉积第二密封剂，第二密封剂围绕桥接管芯，以及平坦化第二密封剂和桥接管芯。在实施例中，平坦化桥接管芯暴露桥接管芯的第三金属通孔和第四金属通孔，并且该方法还包括在第三金属通孔上形成第三接合焊盘和在第四金属通孔上形成第四接合焊盘；在第三接合焊盘上方对准第三器件管芯；在第四接合焊盘上方对准第四器件管芯；以及将第三器件管芯直接接合至第三接合焊盘并且将第四器件管芯直接接合至第四接合焊盘，第三接合焊盘和第三器件管芯的界面没有焊料材料，桥接管芯将第三器件管芯电耦接至第四器件管芯。
107.另一个实施例是方法，该方法包括将第一管芯的前侧和第二管芯的前侧附接至载体衬底。该方法还包括通过第一密封剂密封第一管芯和第二管芯。该方法还包括暴露第一管芯中的第一金属部件和第二管芯中的第二金属部件。该方法还包括在第一管芯、第二管芯和第一密封剂上方形成接合层。该方法还包括在第一金属部件上方沉积与第一金属部件接触的第一接合焊盘，以及在第二金属部件上方沉积与第二金属部件接触的第二接合焊盘。该方法还包括将桥接管芯接合至第一管芯和第二管芯，桥接管芯将第一接合焊盘电耦接至第二接合焊盘。该方法还包括通过第二密封剂密封桥接管芯。在实施例中，第一接合焊盘和桥接管芯之间的界面没有焊料材料。在实施例中，接合桥接管芯包括将桥接管芯的前侧压到接合层上，桥接管芯的接合焊盘与接合层的接合焊盘对准；并且在压的同时，执行退火工艺，其中来自桥接管芯的材料元素与来自接合层的元素相互扩散。在实施例中，该方法还包括在接合层中沉积第三接合焊盘，第三接合焊盘与设置在第一管芯和第二管芯之间的第一密封剂的部分对准；以及将桥接管芯接合至第三接合焊盘。在实施例中，桥接管芯是第一桥接管芯，第一桥接管芯与第一管芯的第一边缘重叠，并且该方法还包括将第二桥接管芯接合至第一管芯和第三管芯，第二桥接管芯与第一管芯的除了第一边缘之外的边缘重叠。在实施例中，该方法还包括暴露桥接管芯的背侧上的第三金属部件和第四金属部件；在桥接管芯上方形成第二接合层；在第三金属部件上方的第二接合层中沉积与第三金属部件接触的第三接合焊盘以及在第四金属部件上方的第二接合层中沉积与第四金属部件接触的第四接合焊盘；以及将第三管芯接合至第三接合焊盘并且将第四管芯接合至第四接合焊盘，桥接管芯将第三接合焊盘电耦接至第四接合焊盘。在实施例中，桥接管芯包括无源器件、有源器件或光子元件，并且该方法还包括将晶圆附接至第二密封剂；去除载体衬底；以及在第一管芯和第二管芯上形成前侧连接件。
108.另一个实施例是结构，该结构包括第一器件管芯和第二器件管芯。该结构还包括横向围绕第一器件管芯和第二器件管芯的第一密封剂。该结构还包括设置在第一器件管芯和第二器件管芯上方的桥接管芯，桥接管芯跨越在第一密封剂的部分上，桥接管芯将第一器件管芯电耦接至第二器件管芯。该结构还包括插入在桥接管芯和第一器件管芯之间以及桥接管芯和第二器件管芯之间的接合界面层。该结构还包括设置在接合界面层中的第一接合焊盘和第二接合焊盘，第一接合焊盘设置在第一器件管芯上方，第二接合焊盘设置在第二器件管芯上方，桥接管芯耦接至第一接合焊盘和第二接合焊盘，其中第一接合焊盘和桥接管芯之间的界面没有焊料材料。
109.在实施例中，该结构还包括设置在接合界面层上的第三接合焊盘，第三接合焊盘是伪接合焊盘，第三接合焊盘设置在第一密封剂的部分上方，其中第三接合焊盘和桥接管芯之间的界面没有焊料材料。在实施例中，该结构还包括设置在第一器件管芯上并且电耦
接至第一器件管芯的第三器件管芯，以及设置在第二器件管芯上并且电耦接至第二器件管芯的第四器件管芯。在实施例中，桥接管芯是第一桥接管芯，第一桥接管芯与第一器件管芯的第一边缘重叠；该结构还包括邻近第一器件管芯设置的第三器件管芯，以及设置在第一器件管芯和第三器件管芯上方的第二桥接管芯，第二桥接管芯电耦接第一器件管芯和第三器件管芯。在实施例中，桥接管芯包括无源器件、有源器件或光子元件。
110.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。