MOS管电容版图及其形成方法、验证方法与流程

mos管电容版图及其形成方法、验证方法
技术领域
1.本技术实施例涉及半导体技术领域，特别涉及一种mos管电容版图及其形成方法、验证方法。


背景技术：

2.随着集成电路的构造变得更复杂且半导体制造工艺更精细，目前大量的半导体器件可以集成在集成电路中。集成电路中包括大量元器件，例如晶体管、电阻、电容等。
3.其中，电容可以由一个或多个mos(metal-oxide-semiconductor)管构成，mos管的版图(layout)布局的优劣与电容的性能息息相关。为了验证版图布局是否符合要求，可以执行版图对原理图(layout versus schematic，lvs)一致性验证，以验证版图布局与电容器对应的原理图是否相同。
4.然而，目前针对mos管电容的lvs验证存在验证效率低的问题。


技术实现要素：

5.本技术实施例解决的技术问题为提供一种mos管电容版图及其形成方法、验证方法，以至少解决lvs验证效率低的问题。
6.根据本技术的一些实施例，本技术一方面提供一种mos管电容版图，包括：工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。
7.另外，所述电容识别层覆盖所述工作层的所有区域。
8.另外，所述电容识别层包括：第一识别层，所述第一识别层与所述工作层的所有区域正对；第二识别层，所述第二识别层位于所述工作层的外围。
9.另外，所述电容识别层为矩形。
10.另外，所述电容识别层具有沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向垂直于所述第二方向，所述第二边界两端分别与一所述第一边界连接；所述第一边界与所述栅极层的边界齐平。
11.另外，所述第二边界位于所述有源层的外围。
12.另外，所述电容识别层为矩形，且所述电容识别层的宽长比与所述工作层对应的mos管的沟道宽长比相同。
13.根据本技术的一些实施例，本技术另一方面提供一种mos管电容版图的形成方法，包括：建立工作层，所述工作层包括有源层、栅极层、位于所述栅极层一侧的源极层以及位于所述栅极层另一侧的漏极层，所述栅极层、所述源极层和所述漏极层均位于所述有源层的正上方；建立电容识别层，所述电容识别层至少覆盖所述工作层的部分区域。
14.另外，建立所述电容识别层的方法包括：获取所述工作层对应的mos管电容的沟道宽长比；基于所述沟道宽长比，建立呈矩形的所述电容识别层，且所述矩形的宽长比与所述
沟道宽长比相同。
15.根据本技术的一些实施例，本技术再一方面提供一种版图原理图一致性验证方法，包括：构建mos管电容的等效总电容的等效电路图；构建至少2个如上述实施例所述的mos管电容版图；基于所述电容识别层，识别出所有所述mos管电容版图；获取识别出的所有所述mos管电容版图对应的电容的实际总电容，并对所述实际总电容与所述等效总电容进行一致性验证。
16.另外，构建至少2个所述mos管电容版图的方法，包括：构建具有不同沟道宽长比的至少2个所述mos管电容版图。
17.另外，所述电容识别层为矩形，且所述电容识别层的宽长比与所述mos管电容版图对应的mos管的沟道宽长比相同；识别出所有所述mos管电容版图，包括：识别每一所述mos管电容版图对应的所述电容识别层的所述宽长比，且将所述宽长比作为所述mos管电容版图对应的mos管的沟道宽长比。
18.另外，构建等效总电容的等效电路图的方法，包括：基于所述等效总电容，生成单个mos管，且所述mos管的栅极接工作电源，源极和漏极均接地。
19.另外，获取所述实际总电容的方法，包括：获取识别出的每一所述mos管电容版图的版图面积；基于每一所述版图面积，获取识别出的所有所述mos管电容版图的版图面积总和；基于所述版图面积总和以及标准电容，获取所述实际总电容，其中，所述标准电容为标准mos管电容版图对应的电容值，所述标准mos管电容版图具有的沟道宽长比为1。
20.本技术实施例提供的技术方案具有以下优点：
21.本技术实施例提供的mos管电容版图的技术方案中，包括用于定义mos管的工作层，以及至少覆盖工作层的部分区域的电容识别层，该电容识别层的设置，使得不同的mos管电容版图能够被同时识别出来，从而缩短了定位不同mos管电容版图所需的时间，进而提升lvs一致性验证的效率。
附图说明
22.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
23.图1为一种电路原理图；
24.图2为与图1对应的mos管电路版；
25.图3为本技术一实施例提供的mos管电容版图的一种示意图；
26.图4为本技术实施例提供的mos管电容版图的另一种结构示意图；
27.图5为本技术实施例提供的mos管电容版图的形成方法的流程示意图；
28.图6为本技术实施例提供的版图原理图一致性验证的流程示意图；
29.图7为本技术实施例提供的等效电路图；
30.图8为本技术实施例提供的mos管电容版图的结构示意图。
具体实施方式
31.由背景技术可知，目前针对mos管电容的lvs一致性验证存在效率低的问题。
32.为了合理利用版图布局空间，通常会布局多个mos管电容版图，且每一mos管电容版图对应的mos管沟道宽长比可能也会不同，相对应的，电路原理图也包括多个mos管。具体地，以需布局3个mos管电容版图为例，图1为一种电路原理图，图2为与图1对应的mos管电路版图。
33.参考图1，电路原理图包括：第一mos管11、第二mos管12以及第三mos管13，且第一mos管11、第二mos管12以及第三mos管13的栅极均电连接至工作电源vdd，漏极以及源极均接地vss。
34.参考图2，mos管电容版图包括：第一版图10、第二版图20以及第三版图30，第一版图10、第二版图20以及第三版图30均包括有源层21、栅极层22、位于栅极层22一侧的源极层23以及位于栅极层22另一侧的漏极层24；其中，第一版图10对应的沟道宽长比与第一mos管11的沟道宽长比相同，第二版图20对应的沟道宽长比与第二mos管12的沟道宽长比相同，第三版图30对应的沟道宽长比与第三mos管13的沟道宽长比相同。
35.在进行版图原理图一致性验证期间，需要对第一版图10与第一mos管11进行一致性验证，对第二版图20与第二mos管12进行一致性验证，对第三版图30与第三mos管13进行一致性验证。不难发现，这种一致性验证的步骤繁琐，mos管电容版图数量越多则一致性验证所需的验证次数越多，导致一致性验证的效率低下，且一致性验证的难度也随着mos管版图数量的增多而增大。此外，对于这种一致性验证而言，在构建对应的电路原理图时，需要构建与mos管电容版图数量相同的mos管，且不同mos管的沟道宽长比不同，这也将导致需要较长的时间来构建电路原理图，相应也会影响一致性验证的效率。
36.本技术实施提供一种mos管电容版图，包括至少覆盖工作层的部分区域的电容识别层，该电容识别层方便同时识别处于不同的mos管电容版图，以缩短识别mos管电容版图的时间，从而有利于提升lvs验证的效率。
37.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本技术各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
38.图3为本技术一实施例提供的mos管电容版图的一种示意图。
39.参考图3，mos管电容版图包括：工作层100，工作层100包括有源(active area，aa)层101、栅极层102、位于栅极层102一侧的源极层103以及位于栅极层102另一侧的漏极层104，栅极层102、源极层103和漏极层104均位于有源层101的正上方；电容识别层110，电容识别层110至少覆盖工作层100的部分区域。
40.电容识别层110的设置，使得布局于不同区域的mos管电容版图均能够被同时识别到，以便于减少提取不同区域的mos管电容版图的参数信息所需的时间，从而缩短版图对原理图一致性验证所需的时长，提高一致性验证效率
41.以下将结合附图对本技术实施例提供的mos管电容版图进行更详细的说明。
42.工作层100用于实际定义该mos管电容版图对应的mos管电容。具体地，工作层100可定义mos管电容的实际电容值。
43.有源层101的形状可以为矩形，用于定义mos管的有源区的形貌和尺寸。源极层103和漏极层104沿第一方向x分布；栅极层102的形状可以为矩形，且栅极层102在第二方向y上
横跨有源层101，以定义出mos管的沟道，且保证源极层103定义的源极和漏极层。源极层103的形状可以为矩形，用于定义出与mos管的源极区电连接的第一导电层；漏极层104的形状可以为矩形，可用于定义与mos管的漏极区电连接的第二导电层。
44.源极层103的数量为n个，漏极层104的数量为n个，且n为大于或等于1的整数。在另一些实施例中，源极层103与漏极层104的数量也可以均为1个。
45.在一些实施例中，在沿第二方向y上，栅极层102的长度可以大于有源层101的长度，以避免源极区和漏极区发生不必要的电连接。在另一些实施例中，在沿第二方向y上，栅极层102的长度还可以等于有源层101的长度。
46.此外，定义沿第二方向y上有源层101的宽度尺寸为mos管的沟道的宽度w，定义沿第一方向x的栅极层102的宽度尺寸为mos管的沟道的长度l，w/l即为mos管的沟道的宽长比，且与该mos管的实际电容直接相关。
47.电容识别层110的形状可以为矩形。电容识别层110可以覆盖工作层100的所有区域，这样，电容识别层110具有相对较大的面积，因而能够降低识别电容识别层110的难度。可以理解的是，在另一些实施例中，电容识别层可以仅覆盖工作层的部分区域，保证电容识别层能够被识别到即可。
48.在一些实施例中，电容识别层110可以包括：第一识别层111，第一识别层111与工作层100的所有区域正对；第二识别层112，第二识别层112位于工作层100的外围。这样，电容识别层110的面积大于工作层100的面积，有利于降低识别电容识别层110的难度。
49.其中，第一识别层111的形状可以为矩形，且第一识别层111与栅极层102相重合；第二识别层112的形状可以为矩形，且第二识别层112不仅与源极层103和漏极层104重合，且还位于源极层103的外围以及漏极层104的外围。可以理解的是，在另一些实施例中，第二识别层112也可以仅包括与源极层103和漏极层104重合的区域。
50.电容识别层110具有沿第一方向x延伸的第一边界b1以及沿第二方向y延伸的第二边界b2，第一方向x可以垂直于第二方向y，且第二边界b2两端分别与一第一边界b1连接。其中，第一边界b1与栅极层102的边界齐平，也就是说，第一识别层111的边界与栅极层102的边界齐平。在一些实施例中，第二边界b2位于有源层101的外围，也就是说，第二识别层112的边界位于有源层101的外围。
51.在一些实施例中，电容识别层110为矩形，且电容识别层110的宽长比与工作层100对应的mos管的沟道宽长比相同。这样，通过识别电容识别层110的宽长比作为mos管的沟道宽长比，从而节约了识别mos管版图对应的mos管宽长比所需的时间，有利于进一步提高lvs一致性验证的时间，进一步提升lvs一致性验证的效率。
52.图4为本技术实施例提供的mos管电容版图的另一种结构示意图，如图4所示，工作层100在电容识别层110所在面的正投影也可以位于电容识别层110内，且在沿第二方向y上，工作层100的宽度小于电容识别层110的宽度。
53.上述实施例提供的mos管电容版图，有利于缩短lvs一致性验证过程中识别不同mos管电容版图的时间，从而提升lvs一致性验证的效率。
54.本技术实施例还提供一种mos管电容版图的形成方法，可用于形成上述实施例提供的mos管电容版图。以下将结合附图对本技术实施例提供的mos管电容版图的形成方法进行详细说明，需要说明的是，下述实施例中与前述实施例中相同或者相应的技术特征，可参
考前述实施例的详细描述，以下将不做赘述。
55.图5为本技术实施例提供的mos管电容版图的形成方法的流程示意图。
56.参考图5，mos管电容版图的形成方法包括如下步骤：
57.结合参考图3及图5，步骤s11、建立工作层100，工作层100包括有源层101、栅极层102、位于栅极层102一侧的源极层103以及位于栅极层102另一侧的漏极层104，栅极层102、源极层103和漏极层104均位于有源层101的正上方。
58.具体地，建立依次层叠的有源层101以及栅极层102，且栅极层102在第二方向y上横跨有源层101；此外，源极层103还与位于栅极层102一侧的有源层101具有电连接关系，漏极层104与位于栅极层102另一侧的有源层101具有电连接关系。
59.结合参考图3及图5，步骤s12、建立电容识别层110，电容识别层110至少覆盖工作层100的部分区域。
60.在一些实施例中，可以先建立工作层100后建立电容识别层110。此外，建立电容识别层110的方法可以包括：获取工作层100对应的mos管电容的沟道宽长比；基于沟道宽长比，建立呈矩形的电容识别层110，且矩形的宽长比与沟道宽长比相同。
61.在另一些实施例中，也可以先建立电容识别层110后建立工作层100。
62.有关电容识别层110与工作层100之间的对应关系，可参考前述实施例的详细说明，在此不再赘述。
63.相应的，本技术实施例还提供一种版图原理图一致性验证的方法，可利用上述实施例提供的mos管电容版图进行lvs一致性验证。以下将结合附图对本技术实施例提供的版图原理图一致性验证进行详细说明，需要说明的是，下述实施例中与前述实施例中相同或者相应的技术特征，可参考前述实施例的详细描述，以下将不做赘述。
64.图6为本技术实施例提供的版图原理图一致性验证的流程示意图，图7为本技术实施例提供的等效电路图，图8为本技术实施例提供的mos管电容版图的结构示意图。
65.结合参考图6以及图7，步骤s21、构建mos管电容的等效电容的等效电路图200。
66.具体地，工程师在设计集成电路所需的mos管电容时，会先根据集成电路所需的实际总电容构建等效电路图。构建等效总电容的等效电路图200的方法可以包括：基于等效总电容，生成单个mos管201，该mos管201的栅极连接工作电源vdd，源极和漏极均接地vss。此外，构建mos管电容还包括设计mos管201的等效沟道宽长比。
67.结合参考图6及图8，步骤s22、构建至少2个mos管电容版图300。
68.每一mos管电容版图300均具有电容识别层310。具体地，基于等效总电容以及版图空间限制，结合前述实施例提供的形成方法来构建多个mos管电容版图300。这样，可以在不同区域布局不同尺寸的mos管电容版图，使得版图布局空间得到合理利用。
69.在一些实施例中，构建至少2个mos管电容版图的方法可以包括：构建具有不同沟道宽长比的至少2个mos管电容版图。在一个例子中，构建mos管电容版图的方法包括：构建具有第一沟道宽长比的第一mos管电容版图301，第一沟道宽长比可以为2/2；构建具有第二沟道宽长比的第二mos管电容版图302，第二沟道宽长比可以为4/4；构建具有第三沟道宽长比的第三mos管电容版图303，第三沟道宽长比可以为8/8。
70.此外，每一mos管电容版图300的栅极层均电连接至工作电源，且每一mos管电容版图的源极层和漏极层均接地。
71.结合参考图6及图8，步骤s23、基于电容识别层310，识别出所有mos管电容版图300。
72.由于每一mos管电容版图300均具有电容识别层310，因此可以通过识别电容识别层310的方法同时识别出所有的mos管电容版图300，有利于缩短定位mos管电容版图300所需的时间。
73.在一些实施例中，电容识别层310为矩形，且每一电容识别层310的宽长比可以与相应的mos管电容版图对应的mos管的沟道宽长比相同；识别出所有mos管电容版图300还包括：识别每一mos管电容版图对应的电容识别层310的宽长比，且将该宽长比作为mos管电容版图对应的mos管的沟道宽长比。
74.步骤s24、获取识别出的所有mos管电容版图对应的电容的实际总电容，并对实际总电容与等效总电容进行一致性验证。
75.具体地，若实际总电容与等效总电容一致，则表明mos管电容版图具有的电容符合设计需求。若实际总电容与等效总电容之间具有偏差，则表明mos管电容版图具有的电容不符合设计需求。需要说明的是，此处所述的“一致”包括完全相同的情形，也包括实际总电容与等效总电容的差值在容忍值内的情形。
76.在一些实施例中，获取实际总电容的方法可以包括：获取识别出的每一mos管电容版图的版图面积；基于每一版图面积，获取识别出的所有mos管电容版图的版图面积总和；基于版图面积总和以及标准电容，获取实际总电容，其中，标准电容为标准mos管电容版图对应的电容值，标准mos管电容版图具有的沟道宽长比为1。其中，版图面积总和可基于前述识别出的电容识别层的宽长比来确定。
77.具体地，标准mos管电容版图具有的标准电容为cg，每一mos电容版图对应具有的实际电容c＝area＊cg，area为对应的沟道宽度与长度的乘积，这样，所有mos电容版图具有的实际电容的总和即为实际总电容。并且，实际总电容的获取实际为每一沟道宽度与长度的乘积的总和。
78.上述实施例提供的验证方法，由于不同的mos管电容版图可以被一次识别出来，从而有利于缩短lvs一致性验证的时间，且降低lvs一致性验证的复杂度。
79.另一方面，对于等效电路图仅有一个mos管而言，可以根据实际版图布局空间，在不同区域布局不同尺寸的mos管电容版图，有利于节约版图空间，从而减小集成电路的尺寸，满足集成电路小型化微型化的发展趋势，且同时也不会增加lvs一致性验证的难度。
80.本领域的普通技术人员可以理解，上述各实施方式是实现本技术的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本技术的精神和范围。任何本领域技术人员，在不脱离本技术的精神和范围内，均可作各自更动与修改，因此本技术的保护范围应当以权利要求限定的范围为准。